[实用新型]一种基于可配置QC-LDPC编译码算法的硬件仿真验证平台

说明书

技术领域

本实用新型涉及通信信道编解码技术，并提供了一种测试编解码芯片性能的硬件验证平台。QC-LDPC(Quasi Cyclic-Low Density Parity Check，对准循环结构的低密度奇偶检验)码针对一般情况的校验矩阵进行编码和进行部分并行结构迭代译码的译码，以及通过控制模块实现对码长、码率等对码信息的配置来实现一种自测系统。

背景技术

低密度奇偶校验(Low Density Parity Cheek，LDPC)码是一种可以用非常稀疏的校验矩阵来定义的线性分组纠错码。1962年，Gallager首次提出了LDPC码的古典模型，即规则(regular)的LDPC码：(n，j，k)，校验矩阵H具有恒定的列重量和行重量。LDPC码最重要的创新在于引入了迭代译码算法，但在当时并没有得到重视。直到Turbo码被发现和广泛地应用之后，才又被Mackay、Neal和Wiberg重新提出。

由于LDPC码具有逼近香农限的良好性能，比Turbo码接近香农限的误码率性能，且LDPC码采用部分并行的迭代译码算法使其比Turbo码在部分场合具有更广泛的应用前景，成为当前纠错编码的一个研究热点。基于良好的译码性能，LDPC码被认为是通信系统的下一代纠错码，被用来提高信道传输的可靠性和功率利用率；并可以广泛应用于空间通信、光纤通信、个人通信系统、ADSL  和磁记录设备等。

无论在哪方面衡量，LDPC码都可以是Turbo码这种迄今为止性能最好且技术成熟的纠错码的强而有力的竞争者。具体来说，LDPC码的性能渐进优于Turbo码性能，而且它在很大的范围内可以调和码性能与译码复杂度之间的矛盾。

由于LDPC码比Turbo码有高吞吐率、码率可任意构造等优越的性能，使其在通信中得到广泛的应用。目前在第四代移动通信中使用LDPC码的提案已经提交；TCM基于LDPC的时空码与其他技术结合方面的研究也在进行中；在卫星数字视频和声频广播、移动和固定无线通信、电缆调制/解调器和数字用户线(DSL)中得到广泛应用；M.Chiani等人对LDPC码用于有记忆衰落信道时的性能进行了评估；B.Myhre提出一种速率自适应LDPC码编码调制的方案适用于慢变化平坦衰落信道，经推广还可应用FEC-ARQ系统。

LDPC码技术上未来有着极为可观的发展潜力，因此，对LDPC编解码技术的研究是其迫切的要求。

实用新型内容

本实用新型要解决的技术问题就是提供一种验证编解码技术误码率的硬件平台系统，它还具有码长码率可配置、噪声掺入灵活、解调方式可变等特点。实际通信中，编码码字要加上噪声之后才进入译码器进行译码，为了模拟实际的通信信道环境，设计了数字高斯白噪声。测试平台采用基带环加数字白噪声的方式对编译码器的性能进行测试，并采用误码检测器进行误码检测。

本实用新型的技术方案具体是这样实现的：

一种基于可配置QC-LDPC编译码算法的硬件仿真验证平台，包括计算机监控模块3、控制模块1和编译码模块2；其特征在于：控制模块1还包括数据源模块10、数据调制模块11、第一缓冲存储模块12、加法器模块13、噪声产生模块14、第二缓冲存储模块15、数据解调模块16、误码检测器模块17；编译码模块2包括编码器20和译码器21；

所述计算机监控模块3与控制模块1相连，数据源模块10输出端口与数据调制模块11输入端口相连，数据调制模块11输出端口与第一缓冲存储模块12输入端口相连，第一缓冲存储模块12输出端口与编码器20输入端口相连，编码器20输出端口与加法器模块13输入端口相连，噪声产生模块14输出端口与加法器模块13输入端口相连，加法器模块13输出端口与第二缓冲存储模块15输入端口相连，第二缓冲存储模块15输出端口与译码器21输入端口相连，译码器21输出端口与数据解调模块16输入端口相连，数据解调模块16输出端口、数据源模块10输出端口均与误码检测器模块17输入端口相连；