[实用新型]基于FPGA和DDR2 SDRAM的大容量异步FIFO缓存

权利要求书

1.一种基于FPGA和DDR2 SDRAM的大容量异步FIFO缓存，其特征在于包括FPGA和FPGA外部的DDR2 SDRAM，所述FPGA连接外部的DDR2 SDRAM，所述FPGA包括第一片上FIFO、第二片上FIFO、第一数据位宽转换模块、第二数据位宽转换模块、FIFO控制器、DDR2 SDRAM控制器、时钟模块、DDR2 SDRAM，所述第一数据位宽转换模块依序连接第一片上FIFO、FIFO控制器、第二片上FIFO、第二数据位宽转换模块，所述FIFO控制器连接DDR2 SDRAM控制器。

2.如权利要求1所述的大容量异步FIFO缓存，其特征在于所述DDR2 SDRAM容量为256MB、带宽5.3 GB/S、数据位宽64 bit、含10位列地址线、13位行地址线和2位BANK地址线。

3.如权利要求1或2所述的大容量异步FIFO缓存，其特征在于所述DDR2 SDRAM控制器包括时钟&复位模块、延时控制单元、状态控制单元、物理层控制单元和用户接口单元。