[实用新型]基于FPGA和DDR2 SDRAM的大容量异步FIFO缓存

说明书

技术领域

本实用新型涉及存储器领域，尤其涉及一种基于FPGA和DDR2 SDRAM的大容量异步FIFO缓存。

背景技术

异步FIFO（First-In First-Out）作为数据缓存被广泛应用于高速实时数据采集、不同时钟域之间的高性能数据传输以及多机处理等系统中。如：在视频系统中用于视频信号转换、视频分割和画中画电视；在高速传感信号实时检测处理系统中用于数据缓存等。随着微电子技术的发展，FIFO芯片也在向着高速、大容量、小体积、低成本的方向发展。特别是Xilinx FPGA 提供的FIFO IP核已经能够达到500MHz的速率和4MB的容量。这些都为FIFO的实际工程应用提供了广阔的空间，然而出于价格和性能方面的考虑，大容量异步FIFO芯片并非这类设计的最佳选择。

实用新型内容

本实用新型的目的是针对上述技术问题，提供基于FPGA和DDR2 SDRAM的大容量异步FIFO缓存。

本实用新型的目的通过下述技术方案来实现：

一种基于FPGA和DDR2 SDRAM的大容量异步FIFO缓存，包括FPGA和FPGA外部的DDR2 SDRAM，所述FPGA连接外部的DDR2 SDRAM，所述FPGA包括第一片上FIFO、第二片上FIFO、第一数据位宽转换模块、第二数据位宽转换模块、FIFO控制器、DDR2 SDRAM控制器、时钟模块、DDR2 SDRAM，所述第一数据位宽转换模块依序连接第一片上FIFO、FIFO控制器、第二片上FIFO、第二数据位宽转换模块，所述FIFO控制器连接DDR2 SDRAM控制器。

优选地，上述DDR2 SDRAM容量为256MB、带宽5.3 GB/S、数据位宽64 bit、含10位列地址线、13位行地址线和2位BANK地址线。

优选地，上述DDR2 SDRAM控制器包括时钟&复位模块、延时控制单元、状态控制单元、物理层控制单元和用户接口单元。

本实用新型的有益效果：DDR2 SDRAM具有单位空间存储容量大、高数据带宽、价格便宜等优点，同时由于FPGA具有工作速度高、可配置性强、灵活性好等突出优点，因此本实用新型的FIFO缓存价格便宜、容量大、数据带宽高、数据位宽可以根据需要进行相应灵活配置等，具有较高的工程实用价值。

附图说明

附图1为基于FPGA和DDR2 SDRAM的大容量异步FIFO缓存的结构示意图。

附图2为DDR2 SDRAM控制器的结构示意图。

具体实施方式

下面结合具体实施例和附图对本实用新型作进一步的说明。

图1为本实用新型的基于FPGA和DDR2 SDRAM的大容量异步FIFO缓存的结构示意图，包括FPGA和FPGA外部的DDR2 SDRAM，所述FPGA连接外部的DDR2 SDRAM，所述FPGA包括第一片上FIFO、第二片上FIFO、第一数据位宽转换模块、第二数据位宽转换模块、FIFO控制器、DDR2 SDRAM控制器、时钟模块、DDR2 SDRAM，所述第一数据位宽转换模块依序连接第一片上FIFO、FIFO控制器、第二片上FIFO、第二数据位宽转换模块，所述FIFO控制器连接DDR2 SDRAM控制器。所述时钟模块用于给控制器输入时钟信号，控制器所需要的系统时钟(sys_clk)和时钟（idly_clk_200)由外部80 MHz时钟信号通过FPGA的全局时钟网络后，分别输入到两个定制好的DCM后输出生成，使用 FPGA芯片提供的免费MIG IP核可以很容易地实现FPGA与外部存储器之间的接口。DDR2 SDRAM具有单位空间存储容量大、高数据带宽、价格便宜等优点，同时由于FPGA具有工作速度高、可配置性强、灵活性好等突出优点，因此本实用新型的FIFO缓存价格便宜、容量大、数据带宽高、数据位宽可以根据需要进行相应灵活配置等，具有较高的工程实用价值。