[实用新型]分层 DRAM 感测

权利要求书

1.一种具有分层感测的DRAM，其特征在于，包括：

全局位线(GBL)的对，在多个子阵列之间延伸，所述GBL端接于全局感测放大器中；

每个子阵列中的子阵列感测放大器(SSA)的集群，每个SSA具有耦合到存储器单元的局部位线的对，所述单元由延伸至所述集群中的所有单元的字线选择；以及

每个集群受到控制，使得在整个所述集群中选择单个字线且所述集群中的每个SSA在读取循环期间被致能，并且使得仅来自所述集群的一个局部位线的对耦合到所述GBL。

2.如权利要求1所述的DRAM，其特征在于，包括与局部位线的每个对关联的局部预充电和均衡电路、以及与所述GBL关联的全局预充电和均衡电路，其中，所述局部位线被预充电到的电位小于所述GBL被预充电到的电位。

3.如权利要求2所述的DRAM，其特征在于，其中，所述局部位线被预充电到的电位约为所述GBL被预充电到的电位的一半。

4.如权利要求2所述的DRAM，其特征在于，其中，所述预充电和均衡电路包括p沟道和n沟道晶体管。

5.如权利要求3所述的DRAM，其特征在于，其中，所述预充电和均衡电路包括p沟道和n沟道晶体管，并且其中，所述局部位线被充电到的电位稍微大于p沟道和n沟道晶体管的阈值电压的和。

6.一种具有多个内存库的DRAM，其特征在于，其中，如权利要求1所述的DRAM包括所述存储器中的单个内存库。

7.如权利要求6所述的DRAM，其特征在于，包括每个子阵列中的SSA的多个集群、多个GBL、以及多个全局感测放大器。

8.一种DRAM，其特征在于，包括：

第一预充电电路，用于将多个局部位线对预充电到第一电位；

第二预充电电路，用于将全局位线(GBL)的对预充电到大于所述第一电位的第二电位；

感测放大器，均与所述GBL的对之一关联并用于利用局部感测放大器来感测存储在选择性地耦合到所述局部位线对的存储器单元上的二进制状态；以及

全局感测放大器，耦合到所述GBL并用于在所述GBL偶合到所述局部位线的对时，感测所述GBL上的二进制状态。

9.如权利要求8所述的DRAM，其特征在于，包括用于在对所述全局感测放大器进行预充电期间将所述GBL与所述局部位线隔离的电路。

10.如权利要求9所述的DRAM，其特征在于，其中，所述第二电位约等于所述第一电位的两倍。