[发明专利]半导体装置的制造方法及半导体装置有效
| 申请号： | 201180002447.7 | 申请日： | 2011-02-17 |
| 公开（公告）号： | CN102473639B | 公开（公告）日： | 2017-09-15 |
| 发明（设计）人： | 村岸勇夫;甲斐隆行;齐藤太志郎;山本大辅;小岩崎刚 | 申请（专利权）人： | 伊文萨思公司 |
| 主分类号： | H01L21/3205 | 分类号： | H01L21/3205;H01L21/60;H01L23/12;H01L23/52;H01L27/00 |
| 代理公司： | 北京市金杜律师事务所11256 | 代理人： | 王茂华 |
| 地址： | 美国加利*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 装置 制造 方法 | ||
【权利要求书】：
1.一种半导体装置的制造方法，其中，
在基板的表面和形成于所述基板的孔部形成基底导电构件，
在所述基底导电构件上的一部分形成抗蚀层，
在未形成所述抗蚀层的部分形成导电材料层之后且在所述导电材料层上形成掩模金属之前，除去所述抗蚀层直到所述抗蚀层的膜厚成为1μm而使所述导电材料层的侧部的端面的一部分露出，
在通过被除去直到中途的所述抗蚀层保护所述基底导电构件的表面的状态下在所述导电材料层上形成掩模金属，
在形成了所述掩模金属之后，将被除去直到中途的所述抗蚀层除去，
以所述掩模金属为掩模对所述基底导电构件进行蚀刻，将所述导电材料层形成为规定的形状，而形成基于贯通的所述孔部得到的三维安装的电极焊盘部。
2.如权利要求1所述的半导体装置的制造方法，其中，
在未形成所述抗蚀层的部分形成所述导电材料层时，在形成于所述基板的所述孔部内的侧壁及底面也形成所述导电材料层，
并且，在所述导电材料层上形成所述掩模金属时，在形成于所述孔部内的所述侧壁及所述底面的所述导电材料层上也形成所述掩模金属。
3.如权利要求1所述的半导体装置的制造方法，其中，
在形成所述掩模金属时，在由所述导电材料层构成的电极焊盘部上形成盖层金属。
4.如权利要求1所述的半导体装置的制造方法，其中，
所述掩模金属由Ni的基底层和所述基底层之上的Au层形成。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于伊文萨思公司，未经伊文萨思公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201180002447.7/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
