[发明专利]半导体装置的制造方法及半导体装置

说明书

技术领域

本发明涉及制造在层叠多个半导体芯片并对各半导体芯片间进行布线连接的三维安装技术中使用的半导体芯片或Si中继件的半导体装置的制造方法及半导体装置。

背景技术

随着电子设备的小型化及轻量化，谋求实现在电子设备的内部设置的半导体芯片等各种电子部件的小型化。另外，用于安装该电子部件的空间因小型化而被极端限制。另外，在今后要求进一步小型化及多功能化的状况下，有必要增加半导体芯片的安装密度。在该背景下，考虑了三维安装技术。

三维安装技术是通过层叠多个半导体芯片并对各半导体芯片间进行布线连接来实现半导体的高密度安装的技术。

三维安装技术中使用的半导体芯片、或者连接半导体芯片和基板的Si中继件，具有以下所示的电极结构。即，半导体芯片或Si中继件在其表面和背面形成有外部连接用的连接端子及电极焊盘部。半导体芯片或Si中继件在其内部形成导电构件，且具有将半导体芯片的表面和背面贯通的贯通孔。借助在该贯通孔内形成的导电构件，将连接端子及电极焊盘部电连接。

此外，将具有这样的电极结构的半导体芯片彼此、Si中继件彼此、或半导体芯片和Si中继件加以层叠。于是，在半导体芯片的背面形成的连接端子或电极焊盘部，与在其他半导体芯片的表面形成的连接端子或电极焊盘部连接。通过该连接进行各半导体芯片间或基板间的布线连接。

三维安装技术中使用的半导体芯片或Si中继件，经过多道工序加以制造。例如，以往的外部连接用的连接端子或电极焊盘和贯通孔的形成方法，如专利文献1所示利用如下所示的工序加以实施。首先，在贯通孔中埋入导电构件，且用抗蚀图形覆盖半导体芯片或Si中继件的整个表面。接着，利用湿式蚀刻除去应成为连接端子或电极焊盘的部分以外的导电构件，形成连接端子或电极焊盘。

图5是专利文献1所示的半导体装置的制造工序的流程图。图6A～图6F是表示专利文献1的半导体装置的制造方法中的各工序的半导体装置的状态的截面图。

图6A示出进行了5道工序之后的半导体装置的截面状态。该5道工序是指在图5的步骤(S501)的在基板形成孔的工序、步骤(S502)的在孔内部和基板表面形成绝缘膜的工序、步骤(S503)的除去基板表面部和孔底部的绝缘膜的工序、步骤(S504)的在孔内部和基板表面形成基底导电构件的工序完了之后，步骤(S505)的在基底导电构件的表面形成抗蚀层的工序。

在图6A中，绝缘膜501形成于在基板502上形成的孔503的壁面。基底导电构件504形成为覆盖孔503的内部和基板502的上部。抗蚀层505形成在基底导电构件504的表面，在涂布后形成图形而形成。

图6B示出在图5的步骤(S506)中在基底导电构件504的表面形成了导电材料层506之后的半导体装置的截面状态。以基底导电构件504为基础，形成有作为连接端子及电极焊盘部的部分即导电材料层506。

图6C示出在图5的步骤(S507)中将基底导电构件504表面的抗蚀层505除去之后的半导体装置的截面状态。通过除去抗蚀层505形成槽507，导电材料层506被分离成成为连接端子或电极焊盘部的部分的导电材料层506A、和其以外的部分的导电材料层508。

图6D示出在图5的步骤(S508)中形成了覆盖成为连接端子或电极焊盘部的部分的导电材料层506A的抗蚀层509之后的半导体装置的截面状态。

图6E示出在图5的步骤(S509)中将成为连接端子或电极焊盘部的部分的导电材料层506A以外的导电材料层508除去之后的半导体装置的截面状态。通过湿式蚀刻，将成为连接端子或电极焊盘部的部分的导电材料层506A以外的导电材料层508除去。在该除去时，抗蚀层509通过将成为连接端子或电极焊盘部的部分的导电材料层506A覆盖，保护其免受湿式蚀刻液的侵蚀。

图6F示出在图5的步骤(S510)中在进行了将成为连接端子或电极焊盘部的部分的导电材料层506A以外的基底导电构件504除去的工序、和步骤(S511)的将覆盖成为连接端子或电极焊盘部的部分的抗蚀层除去的工序之后的半导体装置的截面状态。在图5的步骤(S510)中，将成为连接端子或电极焊盘部的部分的导电材料层506A以外的基底导电构件504、和覆盖成为连接端子或电极焊盘部的部分的导电材料层506A的抗蚀层509除去，形成连接端子或电极焊盘的导电材料层506A。