[发明专利]半导体装置的制造方法

说明书

技术领域

本发明涉及半导体装置的制造方法。

背景技术

以往，在半导体装置的制造工序中，通过使用光阻的光刻技术进行微小的电路图案的形成。另外，为了电路图案的进一步微小化，正在研究侧壁转移(SWT：side wall transfer)工艺或其他的双重图案化(DP)工艺。

在如上的光刻法的微小化技术中，例如已知有将最初形成的光阻的图案转印到硬掩模上来使用硬掩模和抗蚀剂掩模的技术。

另外，已知有下述技术：在形成光阻图案的开口之后，将光阻加热到玻璃转化点以上的温度以缩小开口部的尺寸，并将该缩小后的光阻图案作为掩模进行蚀刻(例如，参考专利文献1)。

在先技术文献

专利文献

专利文献1：日本专利文献特开2005-150222号公报

发明内容

发明要解决的问题

在上述的光刻法中的微小化技术中，被需求能够更高效且精度良好地形成期望的微小化图案，以提高半导体装置的生产效率。

本发明就是针对上述现有情况而作出的，其要解决的问题是提供一种比现有方法能够更高效且精度良好地形成期望的微小化图案的半导体装置的制造方法。

本发明的半导体装置的制造方法的一个方面的特征在于，包括：在基板上形成薄膜的工序；在所述薄膜上形成光阻掩模的抗蚀剂掩模形成工序，其中所述光阻掩模形成有椭圆孔图案；通过在所述椭圆孔图案的侧壁形成绝缘膜来缩小所述椭圆孔图案的孔径的缩小工序；以及将形成缩小了所述孔径的椭圆孔图案的所述光阻层和所述绝缘膜作为掩模对所述薄膜进行蚀刻的工序。

发明效果

根据本发明，能够提供比现有方法能够更高效且精度良好地形成期望的微小化图案的半导体装置的制造方法。

附图说明

图1的(a)～(i)是用于说明本发明的半导体装置的制造方法的一个实施方式的工序的图；

图2是示出图1的半导体装置的制造方法的工序的流程图；

图3是示出实施方式中的多晶硅膜的形状的电子显微镜照片；

图4是示出实施方式中的第二光阻图案的形状的电子显微镜照片；

图5是示出实施方式中的缩小了孔径的第二光阻图案的形状的电子显微镜照片；

图6是示出实施方式中的多晶硅膜的形状的电子显微镜照片；

图7是示出比较例的半导体装置的制造方法的工序的流程图；

图8是示出其他比较例的半导体装置的制造方法的工序的流程图；

图9是示意性地示出比较例中的多晶硅膜的形状的图；

图10是示出实施方式与化学收缩之间的差异的电子显微镜照片；

图11是示出收缩量和孔大小的关系的曲线图；

图12是示出其他实施方式中的多晶硅膜的形状的电子显微镜照片；

图13是示出其他实施方式中的多晶硅膜的形状的电子显微镜照片；

图14的(a)～(d)是用于说明其他实施方式的工序的图。

具体实施方式

以下参照附图，基于实施方式对本发明进行详细说明。

图1的(a)～(i)是将本发明的一个实施方式涉及的作为基板的半导体晶片的局部放大而示意性地示出，并示出一个实施方式涉及的半导体装置的制造方法的工序的图。另外，图2是示出一个实施方式涉及的半导体装置的制造方法的工序的流程图。

如图1的(a)所示，在半导体晶片100之上形成有作为被蚀刻膜的多晶硅膜101。此外，在该多晶硅膜101之上形成反射防止膜102后，在反射防止膜102之上形成光阻层，通过曝光显影而形成线和间隙(line and space)形状的第一光阻图案103(图2的工序201)。此外，在图1的(a)的上部，示意性地示出了从上方观看的第一光阻图案103的形状。该第一光阻图案103的间距例如是80nm～100nm(线宽40nm～50nm)左右，这样的第一光阻图案103例如可通过ArF液浸曝光等方式来形成。

接着，如图1的(b)所示，基于上述的第一光阻图案103，通过侧壁转移来形成线宽为第一光阻图案103的线宽的约一半(大致20nm左右)的线和间隙图案的掩模，并将多晶硅膜101蚀刻成线和间隙形状(图2的工序202)。此外，在图1的(b)的上部，示意性地示出了从上方观看的多晶硅膜101的形状。另外，在图3中示出了实际对制成的多晶硅膜101的形状进行拍摄的电子显微镜照片。