[发明专利]多核处理器中的处理器内核通信

权利要求书

1.一种多核处理器，包括：

多核处理器中的处理器内核的第一集合，其中处理器内核的第一集合中的每个处理器内核被配置为动态接收第一电源电压和第一时钟信号；

多核处理器中的处理器内核的第二集合，其中处理器内核的第二集合中的每个处理器内核被配置为动态接收第二电源电压和第二时钟信号；以及

与处理器内核的第一集合及处理器内核的第二集合相耦合的接口块，其中所述接口块被配置为便于处理器内核的第一集合和处理器内核的第二集合之间的通信。

2.根据权利要求1所述的多核处理器，其中接口块还包括：第一电平移位器，以第二电源电压为基准，并适于：针对从处理器内核的第一集合发送到处理器内核的第二集合的第一信号，将与处理器内核的第一集合相关联的第一逻辑电平转化为与处理器内核的第二集合相关联的第二逻辑电平。

3.根据权利要求1所述的多核处理器，其中接口块还包括：第二电平移位器，以第一电源电压为基准，并适于：针对从处理器内核的第二集合发送到处理器内核的第一集合的第二信号，将与处理器内核的第二集合相关联的第二逻辑电平转化为与处理器内核的第一集合相关联的第一逻辑电平。

4.根据权利要求1所述的多核处理器，其中接口块还包括：同步器，被配置为：针对处理器内核的第一集合中的一个或多个处理器内核与处理器内核的第二集合中的一个或多个处理器内核之间的通信，使第一时钟信号和第二时钟信号同步。

5.根据权利要求1所述的多核处理器，其中处理器内核的第一集合和处理器内核的第二集合被配置为：从位于所述多核处理器外围的一个或多个控制块接收一个或多个控制信号。

6.根据权利要求1所述的多核处理器，其中处理器内核的第一集合位于所述多核处理器的第一区域，以及处理器内核的第二集合位于所述多核处理器的第二区域。

7.根据权利要求6所述的多核处理器，其中所述第一区域和第二区域是所述多核处理器的重叠区域。

8.根据权利要求6所述的多核处理器，其中所述第一区域和第二区域是所述多核处理器的非重叠区域。

9.根据权利要求6所述的多核处理器，其中所述第一区域对应于所述多核处理器的第一行，以及所述第二区域对应于所述多核处理器的第二行。

10.根据权利要求1所述的多核处理器，其中接口块被配置为：当确定第一时钟信号和/或第二时钟信号中的一个或多个发生了改变时，使处理器内核的第一集合和处理器内核的第二集合之间的通信停止。

11.根据权利要求10所述的多核处理器，其中接口块被配置为：在确定第一时钟信号和/或第二时钟信号中的一个或多个已经稳定之后，恢复处理器内核的第一集合和处理器内核的第二集合之间的通信。

12.根据权利要求5所述的多核处理器，其中处理器内核的第一集合与处理器内核的第二集合相邻，以及一个或多个控制块被配置为：选择第一电源电压和第二电源电压来保持第一电源电压和第二电源电压之间的差值关系。

13.根据权利要求12所述的多核处理器，其中所述差值关系基于使与处理器内核的第一集合相关联的输出电压电平在与处理器内核的第二集合相关联的可接受输入电压电平的范围之内。

14.根据权利要求1所述的多核处理器，其中处理器内核的第一集合和处理器内核的第二集合被配置为：从位于公共区域的一个或多个控制块接收一个或多个控制信号，所述公共区域基本位于处理器内核的第一集合和处理器内核的第二集合的中心。

15.一种用于管理多核处理器中的通信的方法，所述多核处理器包括多个处理器内核，所述多个处理器内核具有处理器内核的第一集合和处理器内核的第二集合，所述方法包括：

响应于针对处理器内核的第一集合的时钟频率改变请求，使与多个处理器内核中的一个或多个处理器内核的通信停止；以及

在确定了与处理器内核的第一集合相关联的第一锁相环操作已经获取了第一锁定信号、以及与处理器内核的第二集合相关联的第二锁相环操作也已经获取了第二锁定信号之后，恢复与多个处理器内核中的一个或多个处理器内核的通信。