[发明专利]半导体基板、电子器件及半导体基板的制造方法

说明书

技术领域

本发明涉及半导体基板、电子器件及半导体基板的制造方法。

背景技术

在专利文献1中公开了单晶氮化镓局部基板，其适用于制造在同一硅基板上混载有电子器件和光器件的电-光融合器件。该单晶氮化镓局部基板通过在硅基板上形成碳化硅，并在碳化硅上局部形成单晶氮化镓，从而具有在硅基板上局部生长有单晶氮化镓的区域。在专利文献1中公开了使用氮化硅作为形成单晶氮化镓时的掩模。

专利文献1：日本特开2004-179242号公报

发明内容

发明要解决的问题：

然而，由于专利文献1所公开的碳化硅是由烃类气体与氢气的混合气体对硅基板的表面进行热处理而得到的变质层，因此，在该碳化硅上形成的单晶氮化镓的结晶性不够好。另外，由于碳化硅与硅的晶格常数不同，与氮化镓的晶格常数也略有不同，因此容易由于晶格失配而引起错位等缺陷。从而难以保证形成在碳化硅上的以单晶氮化镓为代表的III族氮化物半导体具有良好的结晶性。本发明的目的是提高在硅基板上局部形成的III族氮化物半导体的结晶性。

解决问题的手段：

为了解决上述问题，在本发明第一方案中提供一种半导体基板，包括：表面为硅结晶的衬底基板、在硅结晶上的部分区域形成的Si_xGe_1-xC(0≤x＜1)外延结晶、在Si_xGe_1-xC(0≤x＜1)外延结晶上形成的III族氮化物半导体结晶。作为一例，该半导体基板还包括形成在硅结晶上、具有露出硅结晶的开口，并且阻碍结晶生长的阻碍体，所述Si_xGe_1-xC(0≤x＜1)外延结晶形成在开口内部。

上述半导体基板在硅结晶与Si_xGe_1-xC(0≤x＜1)外延结晶之间可以具有Si_xGe_1-xC(0≤x＜1)变质层，所述Si_xGe_1-xC变质层是形成于所述硅结晶表面的Si_xGe_1-x(0≤x＜1)层的表面在碳的作用下发生变质而形成的。另外，该半导体基板在硅结晶与Si_xGe_1-xC(0≤x＜1)外延结晶之间可以进一步具有外延生长的Si_xGe_1-x(0≤x＜1)外延层。

上述半导体基板在Si_xGe_1-x(0≤x＜1)外延层与Si_xGe_1-xC(0≤x＜1)外延结晶之间可以进一步具有Si_xGe_1-xC(0≤x＜1)变质层，所述Si_xGe_1-xC变质层是所述Si_xGe_1-x(0≤x＜1)外延结晶的表面在碳的作用下发生变质而形成的。Si_xGe_1-x(0≤x＜1)外延层具有例如从构成pn结隔离的P型半导体层及N型半导体层选择的一个以上的半导体层。Si_xGe_1-x(0≤x＜1)外延层可以具有从构成隧道结部的P⁺型半导体层及N⁺型半导体层选择的一个以上的半导体层。

在本发明第二方案中提供一种电子器件，包含将上述半导体基板中的III族氮化物半导体结晶作为活性层的电子元件。在该电子器件中，作为一例，半导体基板在Si_xGe_1-xC(0≤x＜1)外延结晶上的多个区域具有III族氮化物半导体结晶，电子元件形成于各个III族氮化物半导体结晶，多个电子元件中的至少两个电子元件相互串联或并联连接。该电子器件可以还包括使用半导体基板中的硅结晶形成的硅元件，硅元件与电子元件可以相互连接。

在本发明第三方案中提供一种半导体基板的制造方法，包括：在表面为硅结晶的基板的硅结晶上形成阻碍结晶生长的阻碍体的步骤；形成从阻碍体的表面抵达硅结晶的开口的步骤；在开口内部露出的硅结晶上形成Si_xGe_1-xC(0≤x＜1)外延结晶的步骤；以及在Si_xGe_1-xC(0≤x＜1)外延结晶上形成III族氮化物半导体结晶的步骤。