[发明专利]用于连续井的去耦电容的系统和方法

说明书

技术领域

本文描述的主题的实施方案一般涉及半导体组件，特别地，涉及与这些组件结合使用的去耦电容。

背景技术

经常期望合并半导体组件中的去耦电容（或“decaps”）以将逻辑晶体管的一个区域与其他这样的区域分离开。在最传统的去耦电容设计中，接地节点连接至轻度或中等掺杂的N井并在聚集中偏置。在这种方式下，低N井电阻改进组件的高频响应同时提供所需的去耦特性。

但是，已知的去耦设计在很多方面是不令人满意的。例如，逻辑电路经常要求将N井电连接至电源电压。因此，需要逻辑N井和去耦电容N井之间的间隔以防止井间的泄漏电流或者一些极端情况下的闩锁。而且，与N井的边缘接近的逻辑晶体管受称作“井邻近效应”（WPE）的影响，引起关于电路中的其他晶体管的不受欢迎的源的变化。

而且，因为期望将去耦电容结构放置在周围逻辑的附近，通常在标准单元行中合并去耦电容。但是，这可导致N井形状的改变和阵列的规则图案的中断。

因此，需要提供改进的可合并成标准单元行的去耦电容设计，同时减小周围逻辑装置经历的井邻近效应中的变化。

发明内容

一般地，根据不同实施方案的去耦电容包括一对形成在相反极性的井中的金属氧化物半导体（MOS）电容，其中每个MOS电容具有一组井带和高剂量植入物。在一些实施方案中，可在一个或两个MOS电容中额外地或者替代金属地使用第二导电材料（例如，多晶硅或者硅化物）。可在一个或两个MOS电容中额外地或者替代氧化物地使用第二绝缘材料（例如，氮化硅）。在一个实施方案中，使用高介电常数的氧化物作为MOS电容的部分的绝缘材料。每个MOS电容的顶部导体均电连接至其他MOS电容的井带，并且MOS电容的井带和/或高剂量植入物与它们的掺杂物极性相比展示为非对称的。

根据一种实施方案的形成去耦电容的方法，包括：提供具有第一掺杂物极性的衬底并界定第一井区域；在所述衬底中形成与所述第一井区域相邻的第二井区域，所述第二井区域具有与所述第一掺杂物极性相反的第二掺杂物极性；在所述第一井区域中形成第一高剂量植入物；在所述第二井区域中形成第二高剂量植入物；在所述第一井中形成第一组井带；在所述第二井中形成第二组井带；在所述第一高剂量植入物和所述第二高剂量植入物的一个或两个上形成一层或多层氧化物层；在所述第一井区域上形成第一导体，在所述第二井区域上形成第二导体；互连所述第一组井带和所述第二导体以界定第一电节点；以及形成互连所述第二组井带和所述第一导体以界定第二电节点；其中所述第一高剂量植入物、所述第二高剂量植入物、所述第一组井带和所述第二组井带中的至少一种，使其与掺杂物极性相比为非对称。

提供本概述是为了引出在详细说明中进一步描述的简化形式的概念的选择。本概述不用于确认本主题所要求的权利的关键特征或必要特征，也不用于作为确定本主题所要求的权利的范围的帮助。

附图说明

结合下面的附图，参考详细说明和权利要求可获得本主题的更完整的理解，其中类似的数字表示附图中的类似元件。

图1为根据一种实施方案的去耦电容（decap）设计的概念布局图；

图2为图1的区域A-A’的概念截面图；

图3为图1的区域B-B’的概念截面图；

图4为根据备选实施方案的图1的区域A-A’的概念截面图；

图5为根据备选实施方案的图1的区域B-B’的概念截面图；

图6为根据备选实施方案的图1的区域A-A’的概念截面图；

图7为根据备选实施方案的图1的区域B-B’的概念截面图；

图8为示出用于不同实施方案的多个相邻去耦电容的概念布局图；

图9为示出图1描述的实施方案的等价电路的示意图；

图10为示出示例性的去耦电容实施方案的阻抗和频率之间的关系的曲线图；以及

图11为示出示例性的实施方案中的电荷捐赠和掺杂物浓度之间的关系的曲线图。

具体实施方式

下面的详细说明仅仅为了本质的说明，并不用于限制本主题或本申请的实施方案以及这些实施方案的使用。如本文所使用的，词语“示例性的”意味着“提供作为实施例、例子或解释”。本文描述的示例性的任何实施不必理解为比其他实施优选或有利。而且，不意味着被上面的技术领域、背景、简要概述或下面的详述中出现的任何表达的或暗含的原理所限制。为了简单，本文不需要详细描述与半导体加工，特别是CMOS加工相关的普通技术。