[发明专利]用于写入到多端口存储器电路的系统及方法

说明书

技术领域

本发明描述大体上涉及多端口存储器电路，且更具体地说，涉及用以写入到多端口静态随机存取存储器(SRAM)电路的技术。

背景技术

图1为示范性常规八晶体管(8T)双端口静态随机存取存储器(SRAM)电路100的说明。SRAM电路100包括由背对背逆变器制成的存储器单元101。存储器单元101中的数据值存储在节点102处，且所述数据值的反值存储在节点103处。SRAM电路100包括两个数据输入线DINa及DINb，所述两个数据输入线DINa及DINb与相应数据源(例如，多个微处理器)通信。数据输入线DINa与位线a_位及a_位b(“位线a条”)通信。类似地，数据输入线DINb与位线b_位及b_位b(“位线b条”)通信。位线a_位及a_位b由通过门109、111启用，且位线b_位及b_位b由通过门108、110启用。

SRAM电路100包括对应于相应数据源的两个字线，a_wl及b_wl。字线a_wl经由通过门106、107耦合到存储器单元101，且字线b_wl经由通过门104、105耦合到存储器单元101。

为了避免其中两个数据源将不同值同时写入到存储器元件101的情境，较高层级逻辑(未图示)在任何给定时间仅允许执行从数据源中的一者到电路100的单个写入操作。然而，可对电路100执行两个大体上同时的读取操作以促进多核设计。

关于双端口SRAM电路(例如，电路100)的一个问题在于所述设计在存储器单元的任一侧上皆具有两个通过门(例如，通过门104到107)。当执行双重读取操作时，通过门104到107接通，且位线中的两者处于高电压VDD下。在双重读取操作中，与在存储器单元的任一侧上仅具有单个通过门的6T设计相比，所述位线的高电压可对所述单元造成双倍干扰。在图1的实例中，较多干扰可通过致使值在双重读取操作期间错误地“翻转”而导致较低稳定性。

选择存储器单元中的P型场效晶体管(PFET)及N型场效晶体管(NFET)的相对强度，以便给出如通过信号噪声裕量(SNM)测量的合理读取裕量。然而，读取裕量的益处是以写入裕量为代价而实现的。就是说，增大的读取裕量导致减小的写入裕量(且反之亦然)。因此，存储器单元中的PFET及NFET的选定相对强度可增大写入的难度。因为在单个写入操作中仅使用存储器单元的每一侧上的单个通过门(例如，通过门106及107，以便从DINa写入)来写入数据，所以对写入裕量的影响是显著的。因此，对于图1的电路来说，当写入裕量低时，写入速度可有点慢。

发明内容

根据一个实施例，一种多端口随机存取存储器(RAM)电路包括：数据输入线，所述数据输入线耦合到多个位线及多个位线条；多个字线；一存储器单元，所述存储器单元耦合到所述多个位线、多个位线条及多个字线。所述多端口RAM电路还包括控制器，所述控制器使所述多个字线能够经由多个位线及多个位线条将值从数据输入线写入到存储器单元。

根据另一实施例，揭示一种将值写入到多端口RAM电路的方法。所述多端口RAM电路包括与多个位线通信的数据输入线、与所述多个位线通信的存储器单元，及与所述存储器单元通信的多个字线。所述方法包括接收所述数据输入线上的值，及启用所述多个字线以使用所述多个位线将所述值从所述数据输入线写入到所述存储器单元。

根据又一实施例，揭示一种将值写入到多端口RAM电路的方法。所述多端口RAM电路包括与多个位线通信的数据输入线、与所述多个位线通信的存储器单元，及与所述存储器单元通信的多个字线。所述方法包括以下步骤：接收所述数据输入线上的值；及启用所述多个字线以使用所述多个位线将所述值从所述数据输入线写入到所述存储器单元。

在另一实施例中，一种多端口RAM电路包括耦合到多个位线的数据输入线及用于存储数据值的装置。所述存储装置与所述多个位线通信。所述多端口RAM电路还包括用于使用所述多个位线将所述数据值从所述数据输入线写入到所述存储装置的装置。