[发明专利]硬件设计的混合式并发及串行逻辑仿真

权利要求书

1.一种仿真通过硬件描述语言（HDL）规定的设计的方法，所述方法包括：

运行集成逻辑仿真器，所述集成逻辑仿真器包括串行仿真引擎和并发仿真引擎；

使用所述串行仿真引擎执行仿真，所述串行仿真引擎每次执行一个仿真；

使用所述并发仿真引擎执行仿真，所述并发仿真引擎执行多个并发仿真；以及

基于由所述HDL的执行模型定义的事件类来同步所述串行仿真引擎和所述并发仿真引擎的仿真。

2.如权利要求1所述的方法，其特征在于，还包括将所述设计划分成由所述集成逻辑仿真器执行的两组模块，所述两组模块包括用于在所述串行仿真引擎上评估的第一组模块和用于在所述并发仿真引擎上评估的第二组模块。

3.如权利要求2所述的方法，其特征在于，执行所述划分时将所述设计的设计层级纳入考虑。

4.如权利要求3所述的方法，其特征在于，当第一模块由所述并发仿真引擎仿真时，则所述设计层级内在所述第一模块之下的更深处实例化的任何子模块也由所述并发仿真引擎来仿真。

5.如权利要求3所述的方法，其特征在于，当由第一仿真引擎仿真的第一模块实例化第二模块时，则所述第二模块由第二仿真引擎来仿真，其中所述第二模块实例化由所述第一仿真引擎仿真的第三模块，并且其中所述第一和第二仿真引擎是以下一者：(1)分别为所述串行和并发仿真引擎；以及(2)分别为所述并发和串行仿真引擎。

6.如权利要求3所述的方法，其特征在于，还包括将所述串行仿真引擎和所述并发仿真引擎之一指定为所述集成逻辑仿真器的主仿真引擎，并将另一个仿真引擎指定为所述集成逻辑仿真器的副仿真引擎，其中所述主仿真引擎在同步点调用所述副仿真引擎。

7.如权利要求6所述的方法，其特征在于，所述同步点在由所述HDL的所述执行模型定义的队列评估之前。

8.如权利要求6所述的方法，其特征在于，所述同步点在由所述HDL的执行模型定义的队列评估之后。

9.如权利要求6所述的方法，其特征在于，还包括将副仿真引擎模块中的某些变量标识为用于与所述主仿真引擎通信的接口变量。

10.如权利要求9所述的方法，其特征在于，还包括将所述接口变量的值存储在所述串行仿真引擎和所述并发仿真引擎中。

11.如权利要求9所述的方法，其特征在于，还包括于在所述副仿真引擎中评估事件之前在所述同步点将接口变量值传递至所述副仿真引擎。

12.如权利要求9所述的方法，其特征在于，还包括于在所述副仿真引擎中评估事件之后在所述同步点将接口变量值传递至所述主仿真引擎。

13.如权利要求12所述的方法，其特征在于，副仿真引擎模块由所述主仿真引擎中的桩模块表示。

14.一种存储用于仿真通过硬件描述语言（HDL）规定的设计的计算机可执行指令的计算机可读介质，所述计算机可执行指令在由计算机执行时执行以下步骤，包括：

运行集成逻辑仿真器，所述集成逻辑仿真器包括串行仿真引擎和并发仿真引擎；

使用所述串行仿真引擎执行仿真，所述串行仿真引擎每次执行一个仿真；

使用所述并发仿真引擎执行仿真，所述并发仿真引擎执行多个并发仿真；以及

基于由所述HDL的执行模型定义的事件类来同步所述串行仿真引擎和所述并发仿真引擎的仿真。

15.如权利要求14所述的计算机可读介质，其特征在于，还包括将所述设计划分成由所述集成逻辑仿真器执行的两组模块，所述两组模块包括用于在所述串行仿真引擎上评估的第一组模块和用于在所述并发仿真引擎上评估的第二组模块。

16.如权利要求15所述的计算机可读介质，其特征在于，执行所述划分时将所述设计的设计层级纳入考虑。

17.如权利要求16所述的计算机可读介质，其特征在于，当第一模块由所述并发仿真引擎仿真时，则所述设计层级内在所述第一模块之下的更深处实例化的任何子模块也由所述并发仿真引擎来仿真。