[发明专利]显示装置和显示装置用阵列基板的制造方法

说明书

技术领域

本发明涉及将氧化物半导体使用于开关元件的显示装置和显示装置用阵列基板的制造方法。

本申请基于2010年3月26日在日本申请的特愿2010-072382号主张优先权，在此引用其内容。

背景技术

为了降低搭载有源矩阵驱动的液晶面板的大型液晶电视的成本，省工艺化是有效的。但是，在当前的大型液晶电视用薄膜晶体管基板(TFT基板)的制造工艺中，最低限度需要基于4～5次光刻工艺和2次CVD(Chemical Vapor Deposition：化学气相沉积)工艺的成膜。这些处理成为省工艺化的实质性的界限。

设于TFT基板的薄膜晶体管最低也需要3种电极(源极电极、漏极电极、栅极电极)。并且，要求：构成薄膜晶体管的栅极为低电阻；源极/漏极为低电阻；源极/漏极和栅极被绝缘；像素电极为透明，连接到漏极，与栅极绝缘等。另外，应用于TFT基板的薄膜晶体管的a-Si型的薄膜晶体管在与电极金属的连接部分必须设为n⁺a-Si层，以使得没有肖特基势垒。

在上面的背景中，基于图21A～图21F对应用于现状的TFT基板的制造的a-Si型薄膜晶体管制造工艺的第1例进行说明。

如图21A所示，在绝缘基板100上形成Al和Mo的层叠膜后在形成期望形状的栅极电极101的情况下进行第1光刻工序。然后，如图21B所示，利用CVD法使包含SiN的栅极绝缘膜102、a-Si层103、以及n⁺a-Si层(P掺杂层)105层叠。

接着，如图21C所示，对于a-Si层103和n⁺a-Si层105，利用第2光刻工序进行元件分离，在栅极电极101的上方形成对应的元件部106。然后，进行用于形成源极/漏极的成膜(Mo/Al/Mo的层叠膜)，进行沟道蚀刻和源极/漏极形成。并且，如图21D所示，当形成沟道部117、源极电极108以及漏极电极109时，进行第3光刻工序。此外，在进行上述的沟道蚀刻的情况下，需要在膜即将消失之前停止蚀刻，以使得不将沟道部形成用的a-Si层103全部用蚀刻除去。

接着，如图21E所示，利用CVD法形成SiN的保护膜110，利用第4光刻工序形成到达漏极电极109的接触孔111。并且，如图21F所示，在形成ITO(铟锡氧化物)的透明导电膜后，当形成通过接触孔111连接到漏极电极109的像素电极112时进行第5光刻工序。

这样，在第1例的a-Si型薄膜晶体管的制造工艺中，需要5片掩模工艺，基于CVD法的成膜需要2次。

接着，基于图22A～图22F对a-Si型薄膜晶体管制造工艺的第2例进行说明。

如图22A所示，在绝缘基板120上形成Al和Mo的层叠膜后形成期望形状的栅极电极121的情况下进行第1光刻工序。然后，如图22B所示，利用CVD法使包含SiN的栅极绝缘膜122、a-Si层123以及保护层125层叠。

接着，如图22C所示，对于a-Si层123和保护层125，利用第2光刻工序进行元件分离，在栅极电极121的上方形成对应的元件部126。然后，进行用于形成n⁺a-Si层和源极/漏极的成膜(Mo/Al/Mo的层叠膜)，进行如部分地覆盖元件部126的形状的源极/漏极形成。并且，如图22D所示，当形成源极电极128和漏极电极129时进行第3光刻工序。在该第2例的结构中，在源极电极128与元件部126之间、以及漏极电极129与元件部126之间夹设有n⁺a-Si层124。在使用该结构的情况下，不需要如上述的第1例那样在a-Si层103即将消失之前停止蚀刻等高度的蚀刻技术，在该方面为有利的制造方法。

接着，如图22E所示，利用CVD法形成SiN的保护膜130，利用第4光刻工序形成到达漏极电极129的接触孔131。并且，如图22F所示，在形成ITO(铟锡氧化物)的透明导电膜后，当形成通过接触孔131连接到漏极电极129的像素电极132时进行第5光刻工序。

这样，在第2例的a-Si型薄膜晶体管的制造工艺中，需要5片掩模工艺，基于CVD法的成膜需要2次。

接着，基于图23A～图23F对a-Si型薄膜晶体管制造工艺的第3例进行说明。