[发明专利]半导体器件及方法

说明书

发明领域

本发明领域通常涉及半导体器件及用于制作半导体器件的方法，更具体地说，本发明涉及绝缘栅场效应晶体管(IGFET)器件。

发明背景

绝缘栅场效应晶体管(IGFET)器件被广泛用于现代电子应用中。金属氧化物半导体场效应晶体管(MOSFET)器件以及横向(双)扩散金属氧化物半导体(LDMOS)器件是这种IGFET器件众所周知的例子。正如本发明所用的，术语金属氧化物半导体以及该缩写MOS应作广义的解释，尤其是应理解它们并不仅仅限于所使用的“金属”和“氧化物”结构，但可能采用任何类型的包括“金属”导体和任何类型的包括“氧化物”的电介质。术语场效应晶体管被简称为“FET”。据了解，通过使用降低表面电场(RESURF)结构可以得到LDMOS器件改善的性能。

附图简单描述

结合以下附图，下文中的实施例将会得到描述，其中类似的数字表示相同的元件，并且其中：

图1根据现有技术，是N-沟道LDMOS RESURF晶体管的简化电气原理图，该晶体管包括MOSFET和与其相关联的寄生双极晶体管;

图2是P-沟道LDMOS RESURF晶体管的简化电气原理图，该晶体管包括MOSFET和与其相关联的寄生双极晶体管;

图3根据本发明的实施例，是N-沟道LDMOS RESURF晶体管的简化电气原理图，该晶体管包括MOSFET、与其相关联的寄生双极晶体管以及埋层抗扰度钳；

图4根据本发明的另一个实施例，是P-沟道LDMOS RESURF晶体管的简化电气原理图，该晶体管包括MOSFET、与其相关联的寄生双极晶体管以及埋层抗扰度钳；

图5根据本发明的另一个实施例，是N-沟道LDMOS RESURF晶体管的简化电气原理图，该晶体管包括MOSFET、与其相关联的寄生双极晶体管以及JFET埋层抗扰度钳；

图6根据本发明的另一个实施例，是P-沟道LDMOS RESURF晶体管的简化电气原理图，该晶体管包括MOSFET、与其相关联的寄生双极晶体管以及JFET埋层抗扰度钳；

图7是按伏特计算的埋层电压V_BL对漏极-源极电压V_DS的简化图，是给图5的器件提供的；

图8根据本发明的另一个实施例，沿在图5中说明的类型晶体管的简化截面图，该图显示了图5的器件是如何通过使用横向JFET埋层抗扰度钳在单块衬底内被合宜地实施的；

图9根据本发明的另一个实施例，与图8截面图类似的，沿在图6中说明的类型晶体管的简化截面图，该图显示了图6中的器件是如何通过使用横向JFET埋层抗扰度钳在单块衬底内被合宜地实施的；

图10根据本发明的另一个实施例，与图8的截面图类似的，沿在图5中说明的类型晶体管的简化截面图，该图显示了图6中的器件是如何通过使用另一个横向JFET埋层抗扰度钳在单块衬底内被合宜地实施的；

图11根据本发明的另一个实施例，在图5中说明的类型晶体管的部分的简化平面图，该图显示了图5中的器件是如何通过使用横向JFET埋层抗扰度钳在单块衬底内被合宜地实施的；

图12根据本发明的另一个实施例，是图11中晶体管的简化截面图，该图显示了更多的细节；

图13-21根据本发明的实施例，沿不同制作阶段的图11-12中的器件的简化截面图。

本发明详细描述

以下的详细描述仅仅是示范的，不旨在限定本发明或本申请以及本发明的使用。此外，也不旨在被先前技术领域、背景、或以下详细描述中的任何明示或暗示的理论所限定。

为了便于简便以及明晰的说明，附图说明了构造的一般方式，以及众所周知的特征和技术的描述和细节可以被省略以避免不必要的模糊本发明。此外，附图中的元件并不一定按比例绘制。例如，附图中一些元件以及区的尺寸相对于其他元件或区可以能被夸大了，以帮助提高对本发明实施例的理解。