[发明专利]沉积敷形氮化硼膜

说明书

相关申请的交叉引用

本申请要求申请号为12/750,180、申请日为2010年3月30日的美国专利申请的优先权，基于所有目的，其公开全部内容通过引用方式并入本文。

技术领域

本发明涉及电子器件和相关制备工艺。更具体地，本发明涉及沉积在半导体器件制造中可有效地用作前段隔离物（front end spacer）或者蚀刻停止物或阻挡层的敷形（conformal）氮化硼膜。

背景技术

半导体工艺包含在晶片上形成金属氧化物半导体（MOS）晶体管。MOS晶体管通常包括栅极绝缘层和栅极电极、源极和漏极、在源极和漏极之间的沟道区域。在互补金属氧化物半导体（CMOS）技术中，晶体管可通常具有两种类型：N沟道金属氧化物半导体（NMOS）和P沟道金属氧化物半导体（PMOS）晶体管。可将晶体管和其他器件互联以形成执行大量有效功能的集成电路（IC）。

绝缘材料在半导体处理中具有重要作用。在晶片上形成MOS晶体管的前段时，除了其他用途外，还使用绝缘材料以使栅极电极绝缘。在这个方面，应用绝缘隔离物到栅极电极的侧表面上。这些前段栅极隔离物通常由二氧化硅或者氮化硅组成。然而，这些材料可具有高介电常数（k），在需要去除时不容易去除，并且，如果是由PECVD沉积，这些材料的敷形性（conformality）也受图案的负载效应的影响。也在后段处理中发现中等k绝缘体，例如作为蚀刻停止物、硬质掩膜或绝缘阻挡层。

发明内容

本发明涉及通过在衬底上化学气相沉积（CVD）含硼膜从而形成氮化硼或者硼碳氮化物绝缘层，该沉积的至少一部分不用等离子体执行，并且之后使沉积的含硼膜暴露到等离子体中。该CVD的组分控制沉积工艺，产生了没有负载效应的敷形膜。该绝缘层是可灰化的，且可通过氢等离子体去除而不影响周围的材料。与其他诸如氧化硅或者氮化硅等前段隔离物或硬质掩膜材料相比，该绝缘层具有较低的湿法蚀刻速率，以及具有相对低的介电常数，例如，介电常数比氮化硅低得多。

在一个方面，本发明涉及形成绝缘层的方法。该方法包含在等离子体腔中接收衬底，和在该衬底上形成氮化硼或者硼碳氮化物膜。通过包括在衬底上化学气相沉积含硼膜的工艺形成该膜，沉积的至少一部分不用等离子体执行；以及暴露所沉积的含硼膜在等离子体中。

在另一方面，本发明涉及半导体处理装置，该装置具有等离子体处理腔和控制器，该控制器具有根据本发明的方法形成绝缘层的程序指令。

参照附图在下文中进一步描述本发明的这些方面和其他方面以及其优点。

附图说明

图1描绘了按照本发明的实施方式制造的应变晶体管结构的方法的流程图的重要阶段。

图2是简单的MOS晶体管构造示意图，以示出可实施本发明的实施方式的设备场景。

图3提供了描绘为实现本发明所布置的各种反应器组件的简单框图。

图4是作为本发明的示例的工艺序列示意图。

图5描绘了按照本发明制作的氮化硼绝缘材料膜的横截面，示意了用CVD沉积制造的氮化硼膜的最终的敷形特征。

图6描绘了根据本发明制作的绝缘材料的红外吸收研究图谱。

具体实施方式

现详细地参照本发明的特定实施方式。在附图中示意了特定实施方式的示例。尽管结合这些特定的实施方式对本发明进行详细的描述，但应当理解的是该描述并不意图限制该发明至这些特定的实施方式。相反地，其意图涵盖如所附权利要求中所定义的本发明的主旨和范围内的替代、修改和等同方案。在以下的说明中，为了提供本发明的全面理解，阐述了大量特定的细节。脱离一些或者所有的这些特定细节可实践本发明。在其他的示例中，为了避免不必要混淆本发明，公知的工艺操作并未详细描述。

介绍

本发明涉及通过在衬底上化学气相沉积（CVD）含硼膜从而形成氮化硼或者硼碳氮化物绝缘层，该沉积的至少一部分不用等离子体执行，以及随后暴露所沉积的含硼膜在等离子体中。该CVD的组分控制沉积工艺，产生了不具负载效应的敷形膜。该绝缘层是可灰化的，并且可以在不影响周边材料情况下使用氢等离子体去除。与诸如氧化硅或者氮化硅等其他前段隔离物或者硬质掩膜材料相比，该绝缘层具有较低的湿法蚀刻速率，且具有相对低的介电常数，其比氮化硅低得多。

工艺