[发明专利]具有可变数量的使用写端口的多端口存储器

说明书

技术领域

本发明总体上涉及半导体，更特别地，涉及半导体存储器。

背景技术

常规存储器位单元需要小量电压以可靠地写数据到这些单元。半导体存储器的发展趋势是缩小存储单元的尺寸以及降低与存储器电路相关联的电压。随着用于写数据到存储单元的写或编程电压减小，写操作的可靠性受到危及。有人使用多个电源电压，其中较高电压用于改善写入裕度（margin）或读取裕度，较低电压用于集成电路上的其他非存储功能。然而，提供多个电源电压的要求是不利的，因为需要额外的集成工作且由于额外的电源轨不能总是得到保证而可能不灵活。此外，可能需要额外的电压调整器以提供较高值的写入或编程电压。因此，常规存储器位单元经常不适于与在先进半导体中使用的所需低电源电压一起可靠地操作。

附图说明

本发明借助于例子得到示范且不限于附图，附图中相似的附图标记指示相似的元件。图中的元件是为了简单和清楚而如此绘示，并且不一定是按比例绘制的。

图1是具有多个写端口的半导体存储器的第一形式的框图，所述多个写端口可以在使用的数量上发生变化；

图2是具有选择性用作写端口的读端口的半导体存储器的第二形式的框图；

图3和图4是时序图，示出图1的半导体存储器的基于存储器逐个周期的功能性和定时；以及

图5是具有多个写端口的半导体存储器的另一形式的框图，所述多个写端口也可以在使用的数量上发生变化。

具体实施方式

这里公开一种多端口存储器，其对于低电压操作具有改善的写入或编程裕度。在一种形式中，这里公开的多端口存储器可以通过进入低电压模式而使用低于一伏特可靠地写入。在一种形式中，在低电压模式中存储器的两个或更多写端口用于将数据位写入到单个存储单元中。

图1示出多端口存储器10，大体上具有多个写端口、多个读端口和存储器位单元12。存储器位单元12具有P沟道晶体管14，其源极连接到用于接收标有V_DD的电源电压的端子。晶体管14的漏极在储存节点22处连接到N沟道晶体管16的漏极。晶体管16的源极连接到接地基准端子。P沟道晶体管18的源极连接到用于接收V_DD的端子。晶体管18的漏极在储存节点24处连接到N沟道晶体管20的漏极。晶体管20的源极连接到接地基准端子。晶体管14的栅极连接到晶体管16的栅极且连接到储存节点24。晶体管18的栅极连接到晶体管20的栅极且连接到储存节点22。两个双重写入地址端口连接到标为缩写形式“MUX”的复用器。特别地，多位写端口1地址连接到复用器30的第一输入。多位写端口0地址连接到复用器30的第二输入。复用器30的控制输入连接到低电压写入启动信号。当低电压写入启动信号未被断言时，复用器30传递写端口1地址。当低电压写入启动信号被断言时，复用器30传递写端口0地址。复用器30的输出连接到写入字线解码器32的第一输入。多位写端口0地址还连接到写入字线解码器32的第二输入。写入字线解码器32的第一输出用作写入字线1且连接到通道晶体管34的栅极和通道晶体管36的栅极。写入字线解码器32的第二输出用作写入字线0且连接到通道晶体管38的栅极和通道晶体管40的栅极。