[发明专利]用于叠层集成电路的双面互连CMOS

权利要求书

1.一种叠层集成电路，包括：

第一层晶片；

延伸穿过所述第一层晶片中的结以用于提供通过所述第一层晶片的电连接性的第一延伸触点；以及

附连到所述第一层晶片的第二层晶片，所述第二层晶片包括电耦合到所述第一延伸触点的电组件。

2.如权利要求1所述的叠层集成电路，其特征在于，还包括：

所述第一层晶片的正面上的第一后端制程层；

所述第一层晶片的反面上的第二后端制程层，其中，所述第一延伸触点将所述第一后端制程层耦合到所述第二后端制程层；

所述第一层晶片的反面上耦合到所述第二后端制程层的第一接触焊盘；

耦合到所述第二层晶片正面上的所述电组件的第三后端制程层；以及

所述第二层晶片的正面上耦合在所述第三后端制程层与所述第一接触焊盘之间的第二接触焊盘，所述第一延伸触点将所述第三后端制程层耦合到所述第一后端制程层。

3.如权利要求2所述的叠层集成电路，其特征在于，还包括：

所述第二层晶片的反面上的第四后端制程层；

所述第二层晶片的反面上耦合到所述第四后端制程层的第三接触焊盘；

所述第二层晶片中将所述第三后端制程层耦合到所述第四后端制程层的第二延伸触点；

在所述第三层晶片的正面上具有第五后端制程层的第三层晶片；以及

耦合到所述第五后端制程层并耦合到所述第三接触焊盘的第四接触焊盘，所述第一延伸触点和所述第二延伸触点将所述第五后端制程层耦合到所述第一后端制程层。

4.如权利要求2所述的叠层集成电路，其特征在于，还包括所述第一层晶片的正面上通过所述第一延伸触点耦合到所述第三后端制程层的封装结构。

5.如权利要求1所述的叠层集成电路，其特征在于，所述结包括所述第一层晶片的源区和漏区中的至少一个。

6.如权利要求1所述的叠层集成电路，其特征在于，所述第一延伸触点包括钨插塞。

7.如权利要求1所述的叠层集成电路，其特征在于，所述叠层集成电路，被集成到移动电话、机顶盒、音乐播放器、视频播放器、娱乐单元、导航设备、计算机、手持式个人通信系统（PCS）单元、便携式数据单元、以及固定位置数据单元中的至少一个中。

8.一种制造叠层集成电路的方法，包括：

打薄第一层晶片以暴露延伸穿过所述第一层晶片的结的延伸触点，所述延伸触点耦合到正面后端制程层；

在打薄所述第一层晶片后在所述第一层晶片上沉积电介质；

在所述电介质上沉积反面后端制程层，所述反面后端制程层耦合到所述延伸触点；以及

在沉积所述反面后端制程层后将第二层晶片联结到所述第一层晶片，以使得所述第二层晶片上的电路通过所述延伸触点耦合到所述正面后端制程层。

9.如权利要求8所述的方法，其特征在于，还包括：

在打薄前将所述第一层晶片安装到载体晶片；以及

在联结所述第二层晶片后从所述载体晶片卸下所述第一层晶片。

10.如权利要求9所述的方法，其特征在于，还包括，在将所述第一层晶片安装到所述载体晶片前对所述第一层晶片执行前端制程处理。

11.如权利要求9所述的方法，其特征在于，还包括，在将所述第二层晶片联结到所述第一层晶片后、从所述载体晶片卸下所述第一层晶片前打薄所述第二层晶片。

12.如权利要求11所述的方法，其特征在于，打薄所述第二层晶片使第二延伸触点暴露，所述方法还包括：

在打薄所述第二层晶片后在所述第二层晶片上沉积耦合到所述第二延伸触点的后端制程层；以及

在所述第二层晶片上沉积后端制程层后将第三层晶片联结到所述第二层晶片。

13.如权利要求8所述的方法，其特征在于，打薄所述第一层晶片包括对所述第一层晶片进行凹槽蚀刻。

14.如权利要求8所述的方法，其特征在于，在所述第一层晶片上沉积所述电介质包括：

在所述第一层晶片上共形沉积所述电介质；以及

向所述电介质执行化学机械抛光。