[发明专利]对用于裸片翘曲减少的组装的IC封装衬底的TCE补偿

说明书

技术领域

所揭示的实施例涉及集成电路(“IC”)封装，且更明确地说，涉及裸片组装。

背景技术

如此项技术中已知的，术语“裸片接合”或“裸片附接”描述将半导体裸片附接到封装衬底或例如用于卷带自动接合的带状载体等某种其它衬底的操作。首先从经分离的晶片或华夫式(waffle)托盘拾取裸片，将其对准到载体或衬底上的目标垫，且接着进行永久性附接，这通常通过焊料或环氧树脂接合来进行。

在IC裸片组装期间的裸片附接温度通常在至少150℃的温度下执行，且可针对共晶裸片附接在375℃或更高的温度下执行。已知由于裸片与封装衬底之间的大的热膨胀系数(“CTE”)失配所造成的裸片翘曲的缘故而使得将非常薄的裸片(小于100μm厚，例如20到80μm)组装到一些封装衬底(例如有机衬底)较为困难。举例来说，在硅裸片的情况下，裸片的CTE可为约3ppm/℃，且有机衬底的CTE可为约20ppm/℃或更高。可能随温度上升而缺少刚性的薄封装衬底(例如，约100到200μm厚)可使这个问题进一步恶化。

即使微小的裸片翘曲也可在小面积和/或密集裸片触点的情况下造成对准问题和所得的裸片附接问题。未对准的接点会减小接触面积，这会增加接点的接触电阻，且可甚至造成开路触点。举例来说，与穿衬底通孔(缩写为“TSV”且在硅衬底的情况下称为穿硅通孔)相关联的触点可在面积上非常小。类似地，如果例如柱(例如，铜柱)或栓(例如，金栓)等其它接触结构变得足够小且/或足够密集，那么翘曲可变成显著问题。当一个裸片在两侧上均具有触点(例如，包含位于裸片的一侧上的倒装芯片封装衬底连接以及位于裸片的另一侧上的小面积TSV连接)时，翘曲还对于裸片堆叠来说尤其成问题。

一种已知的用于解决上述翘曲问题的方法是使用低CTE封装衬底，其提供改进的相对于裸片的CTE匹配。举例来说，陶瓷衬底和一些专门的聚合物衬底可提供改进的与裸片的CTE匹配。然而，与常规的基于环氧玻璃树脂(例如，BT树脂)的有机衬底相比，低CTE封装衬底通常显著较昂贵。需要用于在组装期间使裸片与封装衬底之间的CTE失配的翘曲和所得效应最小化以允许使用常规聚合物衬底的新型封装方法。

发明内容

所揭示的实施例描述用于在组装期间使裸片与封装衬底之间的CTE失配的效应最小化的新型封装方法，其显著地允许使用低成本的常规聚合物衬底，同时提供减小的裸片翘曲。包含包括至少一个嵌入金属层的封装衬底(其底部表面紧固到半导体晶片)的复合载体控制裸片与衬底之间的CTE失配。本发明人已经认识到，复合载体的CTE将在很大程度上由半导体载体晶片的CTE驱动，所述半导体载体晶片的CTE经选择以匹配裸片的CTE，使得不管裸片与封装衬底之间的CTE失配，封装衬底将在组装期间对ΔCTE驱动的翘曲具有极小影响。在一个实施例中，裸片和晶片载体两者均可包含硅。

封装衬底通常为聚合物衬底，例如有机衬底。在典型实施例中，封装衬底具有与裸片的CTE相比至少相差10ppm/℃(通常较高)的TCE。

可在组装过程开始之前提供复合载体。对封装衬底执行裸片附接处理，同时半导体晶片附接到其上，所述半导体晶片充当载体晶片。可稍后在组装流程中在完成所有裸片附接之后移除半导体晶片，此时对平坦的裸片表面的需要通常不再是重要的。在移除载体晶片之后，可接着将多个导电连接器(例如，BGA)附接到封装衬底的底部表面。锯开封装衬底形成多个裸片封装。

所揭示的实施例包括组装单个裸片封装以及包括两个或两个以上堆叠裸片的堆叠裸片封装。所述裸片可包括TSV裸片。

附图说明

图1展示根据本发明的原理的用于组装裸片封装的实例方法。

图2展示用于组装堆叠裸片封装的实例方法。

图3展示用于组装包括具有穿衬底通孔(TSV)的裸片的堆叠裸片封装的实例方法。

图4A到4G为说明图3的实例方法中的步骤的横截面图。

具体实施方式