[发明专利]玻璃技术的三维电感器和变压器设计方法

说明书

技术领域

本发明大体上涉及集成电路装置，且更特定来说，涉及实施于用于集成电路装置中的高电阻率衬底中的电感器和变压器。

背景技术

电感器和变压器用于包含射频(RF)集成电路应用的广泛多种集成电路应用中。电感器是可存储由于电流通过其而产生的磁场中的能量的无源电组件。电感器可为形状为线圈或螺线管的导体，其包含一个或一个以上“匝”。所述匝将由于电流流过导体的每一匝而感应出的磁场通量集中于电感器匝内的“感应”区域中。匝数和匝的大小影响电感。

具有耦合的磁通量的两个(或两个以上)电感器形成变压器。变压器是经由电感耦合的导体(通常是形成变压器的电感器的线圈或匝)将电能从一个电路转移到另一电路的装置。第一或“一次”电感器中的可变电流感应出第二或“二次”电感器中的可变电压。如果负载耦合到二次电感器，那么电流将在二次电感器中流动，且电能将经由变压器从一次电路流动到负载。

集成电路可使用不同技术来设计，例如互补金属氧化物半导体(CMOS)技术、玻璃技术、蓝宝石技术、石英技术等。这些不同技术具有使其较好地适于不同应用的不同特性。举例来说，CMOS技术较好地适于例如晶体管等有源组件，所述有源组件可随着特征大小缩减而缩减。然而，例如电感器等无源组件不会随着特征大小缩减，且因此可消耗CMOS技术中的相对显著的空间量。作为另一实例，玻璃技术不能如此好地适于有源装置，但由于其可比CMOS技术便宜，所以玻璃技术可较好地适于无源装置。存在区分所属领域的技术人员已知的各种技术的各种其它特性。

实施于集成电路裸片和电路封装中的常规电感器可具有若干缺点。这些电感器可通过在导电层中形成螺旋状或盘旋状迹线以形成电感器匝而制成。在一些情况下，这些迹线可耦合到邻近层中的迹线以便实现较高电感。遗憾的是，所述电感器可消耗过多金属层资源且不能在无不合需要的缩放的情况下提供足够的电流容量或足够高的质量因数。另外，因为电感器的电感区域与封装衬底和电路裸片中的其它迹线层大体上平行，所以其可对集成电路内的其它组件产生不利的电磁干扰(EMI)影响，且/或其电感器特性可受衬底或电路裸片内的邻近导体的不利影响。

将需要具有一种电感器和变压器实施方案，其可产生较高电感值且仍占据其它组件所需的较少空间并对其它组件产生较少的不利EMI影响。

发明内容

本发明揭示一种用于集成电路装置中的具有第一端口和第二端口的电感器。所述电感器包含具有顶侧、底侧、第一侧壁和第二侧壁的高电阻率衬底。所述电感器还包含在衬底的顶侧上的多个大体上平行的顶侧导电迹线、在衬底的底侧上的多个大体上平行的底侧导电迹线，以及在衬底的第一侧壁和第二侧壁上的多个侧壁导电迹线。第一侧壁和第二侧壁上的侧壁导电迹线中的每一者将顶侧导电迹线中的一者耦合到底侧导电迹线中的一者。顶侧导电迹线、底侧导电迹线和侧壁导电迹线形成从电感器的第一端口到第二端口的连续导电路径。顶侧导电迹线、底侧导电迹线和侧壁导电迹线可形成从电感器的第一端口到第二端口的螺线管状导电路径。

高电阻率衬底可由玻璃、蓝宝石、石英或其它高电阻率材料制成：顶侧导电迹线可在集成电路裸片的后段工艺处理期间形成：底侧导电迹线可通过集成电路裸片的背侧镀敷工艺形成。

电感器还可包含衬底的第一侧壁和第二侧壁上的沟道，且侧壁导电迹线可形成在沟道中。侧壁导电迹线可印刷在衬底的第一侧壁和第二侧壁上。

电感器还可包含耦合到衬底的第一侧壁和第二侧壁的多个顶部接触件和多个底部接触件，其中侧壁导电迹线中的每一者经由顶部接触件中的一者耦合到顶侧导电迹线中的一者，且经由底部接触件中的一者耦合到底侧导电迹线中的一者。电感器还可包含衬底的顶侧上的顶部绝缘层和衬底的底侧上的底部绝缘层，其中顶部绝缘层位于衬底的顶侧与顶侧导电迹线之间，且底部绝缘层位于衬底的底侧与底侧导电迹线之间。顶部接触件可耦合到顶部绝缘层，且底部接触件可耦合到底部绝缘层。

电感器可集成到各种装置中，包含机顶盒、娱乐单元、导航装置、通信装置、个人数字助理(PDA)、固定位置数据单元、移动位置数据单元、移动电话、蜂窝式电话、计算机、便携式计算机、桌上型计算机、监视器、计算机监视器、电视、调谐器、无线电、卫星无线电、音乐播放器、数字音乐播放器、便携式音乐播放器、视频播放器、数字视频播放器、数字视频光盘(DVD)播放器和便携式数字视频播放器。