[发明专利]在介电体上具有端子的微电子封装

说明书

相关申请的交叉引用

本申请要求2010年11月15日申请的韩国专利申请No.10-2010-0113271的优先权，其公开此处以引用方式并入。

技术领域

本发明涉及微电子封装。

背景技术

例如半导体芯片的微电子元件通常设置有这样的元件，所述元件保护微电子元件且方便其连接到更大电路的其他元件。例如，典型地，半导体芯片提供为具有相反朝向的前表面和后表面以及暴露在前表面上的触点的小且扁平的元件。该触点电连接到在该芯片内一体形成的多个电路元件。这样的芯片最通常是设置在称为封装衬底的小型化电路面板的封装内。典型地，该芯片安装到这样的封装衬底，所述封装衬底的该前表面或者后表面覆盖该封装衬底的表面，且典型地该封装衬底具有暴露在衬底的表面处的端子。该端子电连接到该芯片的端子。典型地，该封装也包括一定形式的覆盖件，所述覆盖件覆盖与该封装衬底相反的该芯片的一侧上的芯片。该覆盖件用于保护芯片，且在一些情况下，保护封装衬底的芯片和导电元件之间的连接。这样的封装芯片可以通过将该封装衬底的端子连接到例如更大的电路面板上的接触焊盘的导电元件上而被安装到例如电路板的电路面板。

在特定的封装中，该芯片安装成其前表面或者后表面覆盖该封装衬底的上表面，而端子设置在相反面对的下表面上。介电材料体覆盖该芯片，且最典型地，覆盖该芯片和该封装衬底的导电元件之间的电连接。该介电体可以通过在芯片周围模制可流动介电复合物而形成，这样该介电复合物覆盖该芯片，且覆盖该封装衬底的所有或者部分的顶部表面。这样的封装通常称为“包注模(overmolded)”封装，且介电材料体称为“包胶模”(overmold)。包注模封装对于制造是经济的，且因而被广泛使用。

在一些应用中，将芯片封装堆叠(stack)在彼此的顶部上是有利的，这样多个芯片可以设置在更大的电路面板的表面上的相同空间内。特定的包注模封装包括这样的堆叠触点，所述堆叠触点暴露在由该芯片覆盖的区域之外(且典型地由包胶模覆盖的区域之外)的封装衬底的顶部表面处。这样的封装可以用例如焊球或者在堆叠(stack)中、下封装的叠置触点和下一个更高的封装的端子之间延伸的其他导电连接的互连元件而一个叠置在另一个的上面。在这样的布置中，堆叠中的所有封装被电连接到堆叠的底部处的封装上的端子。但是，在这样的布置中，所有的互连元件必须容纳在由包胶模所覆盖的区域之外的该封装衬底的受限区域内。此外，由于该堆叠中的更高的封装的封装衬底坐落在下一个更低封装内的介电包胶模之上，更高的封装的端子和更低的封装的堆叠触点之间沿着垂直方向存在明显的间隙。互连元件可以填补该间隙。这典型地需要互连元件之间以相对大的间隔分开。因此，使用给定尺寸的封装衬底，可以被容纳的互连元件的数目是受限的。

尽管对可堆叠封装以及具有顶表面安装焊盘的其他封装的开发在本领域已经投入了相当的努力，但是仍然需要进一步的改进。

发明内容

本发明的一方面提供了一种微电子封装。有利地，根据本发明的该方面的封装包括第一微电子元件和封装衬底，所述封装衬底具有在水平方向上延伸的上表面和下表面以及在所述上表面与所述下表面之间延伸的边缘。有利地，所述封装衬底具有导电元件，所述导电元件包括在所述封装衬底的所述下表面处暴露的底部端子。优选地，所述微电子元件设置在所述封装衬底的所述上表面之上，且连接至在所述封装衬底上的至少一些所述导电元件。根据本发明的该方面的封装优选地包括覆盖微电子元件和至少一部分的封装衬底的上表面的介电体。所述介电体限定远离所述封装衬底的、背朝所述封装衬底的顶部表面。优选地，所述至少一部分顶部表面在所述微电子元件之上延伸。有利地，所述介电体还限定从邻近所述介电体的所述顶部表面的顶部边沿向下延伸到邻近所述封装衬底的底部边沿，所述底部边沿设置在所述封装衬底的边缘之内。优选地，所述介电体进一步限定远离所述第一边缘表面的所述底部边沿邻近所述封装衬底的水平方向延伸的面朝上的第一凸缘表面。所述第一凸缘表面被设置为距离所述封装衬底的垂直距离小于所述封装衬底与所述顶部表面之间的垂直距离。

最优选地，所述封装包括：多个顶部端子，所述多个顶部端子在所述第一介电体的所述顶部表面处暴露；以及多个第一迹线，所述多个第一迹线从所述顶部端子沿着所述顶部表面延伸且沿着所述第一边缘表面延伸，所述第一迹线具有沿着所述第一凸缘表面延伸的底部部分，所述底部部分电连接至所述封装衬底的所述导电元件。