[发明专利]异质3D堆叠中的增强模块性

说明书

技术领域

本发明一般涉及计算环境内的处理，尤其涉及增强异质3D堆叠中的模块性。

背景技术

在计算机芯片制造中，三维(3D)堆叠使用多层组件，比如以减小数据必须在各组件之间行进的距离的方式组合的处理芯片和存储器。作为更小电阻的结果，减小的组件之间距离导致更快的数据速率和更少的发热。

模块性和异质集成是3D技术的重要优点，但它们限于相同尺寸的芯片。在芯片尺寸不同的情况下，包含加速器芯片层或者冗余层的芯片层中的硅的有效使用具有挑战性，因为这些层往往比主处理器芯片本身要小。集成比主处理器芯片小的芯片会导致使用硅作为填充物把芯片扩展到与主处理器相同的尺寸，或者导致在包含较小芯片的各层中形成空隙。利用额外的硅是低效率的，而留下空隙会产生在芯片上导致热点的不均匀散热。然而，集成更小并且不太复杂的各层，比如加速器层/冗余层具有明确的产量和成本优势，因为芯片尺寸和复杂性是产量的主要决定因素。如果在热同步和主处理器之间放置较小的芯片，那么在硅层和盖或者说热同步之间的热界面材料可能不具有全覆盖。另外，对准这些较小的芯片会造成问题，因为一般远远大于这些较小芯片的下层主处理器不易适合于与尺寸各不相同的芯片的层对准过程。

发明内容

例证实施例包括一种制造三维计算机处理芯片堆叠的方法。所述方法包括制备宿主层并将宿主层与堆叠中的至少一个其它层结合。通过在宿主层上形成用于容纳预先配置的相对于彼此具有异质属性的芯片的腔、把芯片布置在宿主层上的对应腔中、以及把芯片接合到腔的相应表面从而形成相对于宿主层和芯片具有平滑表面的元件，来制备宿主层。

另一个例证实施例包括一种三维计算机处理芯片堆叠。所述三维计算机处理芯片堆叠包括布置在堆叠中的至少一个其它层之上的宿主层。所述宿主层包括在其上形成的用于容纳预先配置的相对于彼此具有异质属性的芯片的腔。形成所述腔，以适应芯片的异质属性。芯片被接合到腔的相应表面，从而形成相对于宿主层和芯片，具有平滑表面的元件。

另一个例证实施例包括一种产生和实现三维(3D)计算机处理芯片堆叠规划的方法。所述方法包括从多个客户接收系统要求，从系统要求中识别公共处理结构和技术，把公共处理结构和技术分配给3D计算机处理芯片堆叠规划中的一层。公共处理结构和技术指定为规定数量的客户所共有的处理结构和技术的特性。所述方法还包括从系统要求中识别非公共处理结构和技术，并把非公共处理结构和技术分配给3D计算机处理芯片堆叠规划中的宿主层。非公共处理结构和技术指定就规定数量的客户来说没有共性的处理结构和技术的特性。所述方法还包括确定非公共结构在宿主层上的布置和布线，把布置信息保存在规划中，然后把所述规划传送给制造设备。制造设备产生包括公共结构和技术的层以及包括非公共结构和技术的宿主层。制造设备还按照分配和布置信息，集成宿主层和所述另一层，从而形成3D计算机处理芯片堆叠。

另一个例证实施例包括一种产生和实现三维(3D)计算机处理芯片堆叠规划的计算机程序产品。所述计算机程序产品包括上面包含计算机程序代码的计算机可读存储介质，当被计算机执行时，所述计算机程序代码使计算机实现一种方法。所述方法包括从多个客户接收系统要求，从系统要求中识别公共处理结构和技术，把公共处理结构和技术分配给3D计算机处理芯片堆叠规划中的至少一层。公共处理结构和技术指定为规定数量的客户所共有的处理结构和技术的特性。所述方法还包括从系统要求中识别非公共处理结构和技术，并把非公共处理结构和技术分配给3D计算机处理芯片堆叠规划中的宿主层。非公共处理结构和技术指定就规定数量的客户来说没有共性的处理结构和技术的特性。所述方法还包括确定非公共结构在宿主层上的布置和布线，把布置信息保存在规划中，然后把所述规划传送给制造设备。制造设备产生包括公共结构和技术的层以及包括非公共结构和技术的宿主层，并按照分配和布置信息，集成宿主层和所述另一层，从而形成3D计算机处理芯片堆叠。

通过本发明的技术，可实现另外的特征和优点。这里详细说明本发明的其它实施例和方面，并将其视为要求保护的发明的一部分。参考说明和附图，可更好地理解本发明的优点和特征。

附图说明

下面参考附图，其中在几个图中，相同的元件被相似地编号：

图1A是按照例证实施例的三维计算机处理芯片堆叠的侧视图的方框图；

图1B是按照例证实施例的图1A中的三维计算机处理芯片堆叠的顶视图的方框图；

图1C是按照备选例证实施例的三维计算机处理芯片堆叠的侧视图的方框图；