[发明专利]神经处理单元

权利要求书

1.一种方法，包括：

从第一存储器读取基于至少一个连接值存储的上下文信息；

从第二存储器读取与所述至少一个连接值相匹配的激活值；

通过第一处理器将上下文信息和激活值发送至多个微引擎中的至少一个微引擎，从而将所述至少一个微引擎配置为神经元；及

在所述至少一个微引擎上生成表示神经元的输出的值。

2.根据权利要求1所述的方法，其中，从第一存储器读取还包括：

读取包括上下文信息的数据结构，该上下文信息基于用于在多个微引擎上实施的神经元的连接值而连续地存储在存储器中。

3.根据权利要求1所述的方法，其中，数据结构包括多个块，所述多个块中的每个块均包括限定在神经元上的执行的类型、表示包括所述至少一个连接值的上下文信息在第一存储器中的存储位置的第一地址，以及表示激活值在第二存储器中的存储位置的第二地址。

4.根据权利要求1所述的方法，其中，数据结构包括多个顺序块，所述多个顺序块中的每个顺序块均包括连接值以及神经元类型，该神经元类型限定在所述多个微引擎中的一个上实施的相应神经元。

5.根据权利要求4所述的方法，其中，每个顺序块作为包被发送至所述多个微引擎中的至少一个上，并且其中，所述多个微引擎中的每一个均包括至少一个处理器和至少一个存储器。

6.根据权利要求1所述的方法，其中，数据结构包括多个顺序块，每个顺序块均包括神经元类型和用于相应神经元的多个连接值。

7.根据权利要求1所述的方法，其中，第一处理器与第一存储器相连以使得能够从第一存储器进行读取。

8.根据权利要求1所述的方法，其中，生成包括：

在所述至少一个微引擎上基于上下文信息和激活值生成所述值，而不访问第一存储器和第二存储器以获得额外的上下文信息。

9.根据权利要求1所述的方法，其中，第一存储器和第二存储器实施在集成电路的同一存储器中。

10.根据权利要求1所述的方法，还包括：

将所述值至少发送至第二存储器。

11.一种装置，包括：

第一存储器，包括基于至少一个连接值存储的上下文信息；

第二存储器，包括与所述至少一个连接值相匹配的激活值；

第一处理器，配置为发送读取自第一存储器的上下文信息和读取自第二存储器的激活值；及

第二组处理器中的至少一个，配置为接收读取自第一存储器的上下文信息和读取自第二存储器的激活值，并生成表示一组神经元中的至少一个的输出的至少一个值。

12.根据权利要求11所述的装置，其中，第一存储器还包括数据结构，该数据结构包括上下文信息，该上下文信息基于用于在第二组处理器上实施的神经元组中的至少一个的连接值而连续地存储在存储器中。

13.根据权利要求11所述的装置，其中，数据结构包括多个块，所述多个块中的每个块均包括神经元类型、表示上下文信息在第一存储器中的存储位置的第一地址，以及表示激活值在第二存储器中的存储位置的第二地址。

14.一种计算机程序制品，包括机器可读介质，该机器可读介质存储指令，当指令由至少一个可编程处理器执行时，使得所述至少一个可编程处理器执行下述操作：

从第一存储器读取基于至少一个连接值存储的上下文信息；

从第二存储器读取与所述至少一个连接值相匹配的激活值；

通过第一处理器将上下文信息和激活值发送至多个微引擎中的至少一个中，从而将所述至少一个微引擎配置为神经元；及

在所述至少一个微引擎上生成表示神经元的输出的值。

15.根据权利要求14所述的计算机程序制品，其中，从第一存储器读取还包括：

读取包括上下文信息的数据结构，该上下文信息基于用于在所述多个微引擎上实施的神经元的连接值而连续地存储在存储器中。

16.根据权利要求14所述的计算机程序制品，其中，数据结构包括多个块，所述多个块中的每个块均包括限定在神经元上的执行的类型、表示包括所述至少一个连接值的上下文信息在第一存储器中的存储位置的第一地址，以及表示激活值在第二存储器中的存储位置的第二地址。