[发明专利]神经处理单元

说明书

相关申请的交叉引用

本申请根据35U.S.C.§119(e)要求下述临时申请的权益，并通过引用将该临时申请全文并入本文中：于2010年5月19日提交的、题为“NeuralProcessing Unit”的系列号为61/346,441的临时申请。

技术领域

本申请涉及数据处理，具体地，涉及基于神经的处理。

背景技术

可以基于限定神经元、树突和轴突的行为的各种神经模型来实施基于神经的数据处理。在一些实例中，可利用数量巨大的平行神经元和这些神经元之间的连接来实施基于神经的数据处理。基于神经的处理的平行性质使得其十分适于处理诸如数据处理、信号处理、预测、分类的任务及类似任务。

发明内容

本文公开的主题提供了用于神经处理的方法、装置和制造物品。

一方面，提供了一种方法。该方法可包括从第一存储器读取基于至少一个连接值存储的上下文信息(context information)；从第二存储器读取与所述至少一个连接值相匹配的激活值；通过第一处理器将上下文信息和激活值发送至多个微引擎中的至少一个微引擎，从而将所述至少一个微引擎配置为神经元；及在所述至少一个微引擎上生成表示神经元的输出的值。

方法的实施方式包括本文描述的一个或多个特征(包括下述特征中的一个或多个)。从第一存储器读取还可包括读取包括上下文信息的数据结构，该上下文信息基于用于在多个微引擎上实施的神经元的连接值而连续地存储在存储器中。数据结构可包括多个块，多个块中的每一个块均包括限定在神经元上的执行的类型、表示包括至少一个连接值的上下文信息在第一存储器中的存储位置的第一地址以及表示激活值在第二存储器中的存储位置的第二地址。数据结构可包括多个顺序块，多个顺序块中的每一个均包括连接值以及神经元类型，该神经元类型限定实施在多个微引擎中的一个上的相应神经元。顺序块可作为包被发送至多个微引擎中的至少一个，并且其中，多个微引擎中的每一个均包括至少一个处理器和至少一个存储器。数据结构可包括多个顺序块，每个顺序块均包括神经元类型和用于相应神经元的多个连接值。第一处理器可与第一存储器相连以使得能够从第一存储器读取。可在至少一个微引擎上基于上下文信息和激活值生成值，而不访问第一存储器和第二存储器以获得额外的上下文信息。第一存储器和第二存储器可实施在集成电路的同一存储器中。生成的值可至少发送至第二存储器。

还描述了包括有形嵌入的机器可读介质的物品，该机器可读介质是可操作的以使得一个或多个机器(例如计算机等)实施本文描述的操作。类似地，还描述了可包括处理器和连接至处理器的存储器的系统。存储器可包括一个或多个程序，该程序使得处理器执行本文描述的一项或多项操作。

本文描述的主题的一种或多种变形的详情在附图和下文的说明书中阐述。根据说明书、附图以及权利要求，本文描述的主题的特征和优点将变得显而易见。

附图说明

附图中：

图1示出了神经元的框图；

图2示出了神经处理单元(NPU)的框图；

图3A-B示出了用于顺序存储背景信息的数据结构的实例；

图4示出了用于基于背景信息配置神经元的方法；

图5示出了神经处理单元的另一框图；

图6示出了包括多个神经处理单元的系统的框图；

图7示出了用于配置神经元的另一方法；

图8示出了配置用于基于上下文信息实施神经元的微引擎的实例。

图9示出了包括多个神经处理单元的系统的框图。

类似的标记可能指示相同或类似的元件。

具体实施方式

本文公开的主题涉及由包括上下文信息的至少一个包配置的神经处理单元(NPU)。如本文所使用的，上下文信息指用于将处理器配置为神经处理单元的信息。此外，即使不是全部的上下文信息，也是一部分上下文信息可以基于连接值顺序地存储在存储器中以通过神经处理单元辅助处理。

在解释神经处理单元的详情之前，下文提供了对由利用神经处理单元实施的神经元所执行的处理的描述。

图1描述了包括神经元Aj 150的系统100，神经元150可由神经处理单元实施。尽管图1描述了单个神经元150，但系统100也可包括多个神经元。