[发明专利]具有改进的粘合的半导体器件及制造该半导体器件的方法

权利要求书

1.一种宽带隙半导体器件，包括：

具有顶面的宽带隙半导体层；

在该宽带隙半导体层的顶面中的多个凹进部；以及

在所述凹进部内以及在所述凹进部之间的宽带隙半导体层的顶面的多个部分上的金属栅接触。

2.如权利要求1所述的器件，进一步包括：

在所述宽带隙半导体层上的保护层；

延伸穿过所述保护层的第一开口；

在所述保护层上的电介质层，该电介质层具有延伸穿过其的第二开口，该第二开口比第一开口窄；以及

其中，该金属栅接触在所述第一和第二开口中。

3. 如权利要求2所述的器件，其中，所述保护层具有横向延伸到所述第一开口内的凸缘。

4. 如权利要求1所述的器件， 其中，所述金属栅接触包括：

势垒金属层；和

电流散布层，其在所述势垒金属层上且远离所述宽带隙半导体层。

5. 如权利要求4所述的器件， 其中，所述电流散布层直接位于所述势垒金属层上。

6. 如权利要求4所述的器件，其中，所述宽带隙半导体层包括氮化镓或砷化镓，所述势垒金属层包括铂、铱和/或镍，且所述电流散布层包括金。

7. 如权利要求4所述的器件，其中，所述宽带隙半导体层包括碳化硅，所述势垒金属层包括铂、金或铱，而所述电流散布层包括金。

8.如权利要求1所述的器件，其中，所述多个凹进部以二维阵列的形式布置。

9. 如权利要求1所述的器件，其中，所述多个凹进部以至少第一行和至少第二行的形式布置，其中，所述第一行的凹进部在至少两个方向偏离所述第二行的凹进部。

10.如权利要求1所述的器件，其中,所述多个凹进部形成至少两个沟槽，所述至少两个沟槽限定在该至少两个沟槽之间的隆起。

11. 如权利要求1所述的器件， 其中，所述多个凹进部以随机图案的形式布置。

12.如权利要求1所述的器件，进一步包括：

源区和漏区；以及

在所述源区与漏区之间的所述宽带隙半导体层上的金属栅电极，该金属栅电极具有第一端和相反端，其中，所述金属栅接触连接到所述金属栅电极的所述相反端，并且其中，所述源区和漏区以及所述金属栅电极被配置成提供HEMT、FET或肖特基器件。

13. 一种宽带隙半导体器件，包括：

宽带隙半导体层；

在所述宽带隙半导体层上的保护层， 其中，多个凹进部延伸穿过所述保护层到所述宽带隙半导体层；

包括电介质材料的多个间隔件，所述多个间隔件设置在所述多个凹进部之间；以及

金属栅接触，其在所述凹进部内且直接在所述凹进部之间的间隔件上。

14.如权利要求13所述的器件，其中，所述多个间隔件包括所述保护层的多个部分。

15. 如权利要求13所述的器件，其中，所述保护层具有延伸穿过其的开口，并且其中该保护层具有横向延伸到该开口中的凸缘。

16. 如权利要求13所述的器件， 其中，该金属栅接触包括：

势垒金属层；以及

电流散布层，其在所述势垒金属层上且远离所述宽带隙半导体层。

17.如权利要求16所述的器件，其中，所述电流散布层直接在所述势垒金属层上。

18. 如权利要求16所述的器件，其中，所述宽带隙半导体层包括氮化镓或砷化镓，所述势垒金属层包括铂、铱或镍，而所述电流散布层包括金。

19. 如权利要求16所述的器件，其中，所述宽带隙半导体层包括碳化硅，所述势垒金属层包括铂、金或铱，而所述电流散布层包括金。

20. 如权利要求13所述的器件， 其中，所述多个间隔件以二维阵列的形式布置。

21. 如权利要求13所述的器件，其中，所述多个间隔件以至少第一行和至少第二行的形式布置，其中，所述第一行的间隔件在至少两个方向偏离所述第二行的间隔件。