[发明专利]具有改进的粘合的半导体器件及制造该半导体器件的方法

说明书

技术领域

本发明涉及半导体器件，且更特别地，涉及包括具有改进的接触的宽带隙半导体器件的半导体器件及制造该半导体器件的方法。

背景技术

已发现诸如硅(Si)、氮化镓(GaN)和砷化镓(GaAs)的半导体材料在用于消费、商业及其他应用的半导体器件中的广泛应用。特别关注的用于大功率和/或高频应用的器件是高电子迁移晶体管(HEMT)。HEMT是一种场效应晶体管(FET)，其将具有不同的带隙（即，异质结）的两种材料之间的结合并为沟道，取代如通常在集成电路场效应晶体管中的那样的掺杂区。肖特基势垒栅被用于控制源区和漏区之间的二维电子气（2DEG）。肖特基势垒是一种形成在金属半导体结处的位垒，其具有校正特性。

宽带隙HEMT和FET器件通常包括宽带隙半导体层和宽带隙半导体层的平坦表面上的栅电极。可设置电连接到栅电极的栅接触，该栅接触用于向栅电极提供电压。栅接触可形成在器件的有源区域外，并且可与栅电极一体形成。栅电极和栅接触两者通常各包括三个金属层：与宽带隙半导体接触的势垒金属层、电流散布层以及其之间的用于减少或者防止电流散布层扩散到金属层内的扩散势垒层。例如，镍是GaN基HEMT最常用的势垒金属层。电流散布层通常是金而扩散势垒层通常是铂。金的电流散布层用于提高栅电极的导电率并且降低栅电极的电阻。铂的扩散势垒层被用作对于金扩散的势垒，其如果被允许到达半导体表面，则可形成被降级的肖特基接触。

在制造这种宽带隙器件中的一个步骤是形成栅电极。栅电极形成的传统方法可包括在宽带隙半导体上沉积电介质,使用掩膜和/或其他牺牲层蚀刻穿过电介质以便露出在宽带隙半导体下面的平坦表面，以及以T形（当从顶部看时）将金属层沉积到所露出的宽带隙半导体的平坦表面上，从而形成栅电极和栅接触（被称为T-栅）。栅电极形成的其他传统方法包括在宽带隙半导体上沉积电介质，使用掩膜和/或其他牺牲层蚀刻穿过电介质以便露出在宽带隙半导体下面的平坦表面，以及在形成栅电极之前从电介质除去掩膜和/或其他牺牲层。如此，栅电极可完全填充电介质的被蚀刻部分，栅电极的翼或旁瓣可直接形成在电介质表面上。这种栅电极通常被称为伽玛(gamma)栅。

发明内容

根据在此所描述的多种实施例的宽带隙半导体器件包括具有顶面的宽带隙半导体层、在该宽带隙半导体层的顶面中的多个凹进部，以及在凹进部内及在凹进部之间的宽带隙半导体层的顶面的多个部分上的金属栅接触。在有些实施例中，保护层在宽带隙半导体层上，第一开口延伸穿过保护层，电介质层在保护层上，该电介质层具有延伸穿过其的比第一开口窄的第二开口，并且金属栅接触在第一及第二开口中。在有些实施例中，保护层具有横向延伸到第一开口内的凸缘。

在有些实施例中，金属栅接触包括在凹进部内并且直接在凹进部之间的侧带隙半导体层的顶面上的势垒金属层，以及在远离宽带隙半导体层的金属势垒层上的电流散布层。此外，在有些实施例中，电流散布层直接在势垒金属层上。

关于材料，在有些实施例中，宽带隙半导体层包括氮化镓或砷化镓，势垒金属层包括铂、铱和/或镍，而电流散布层包括金。在其他实施例中，宽带隙半导体层包括碳化硅，势垒金属层包括铂、金或铱，而电流散布层包括金。

根据其他实施例，该多个凹进部可以多种布置形式设置。例如，在有些实施例中，该多个凹进部以二维阵列的形式布置。在其他实施例中，该多个凹进部以至少第一行和至少第二行的形式布置，其中，第一行的凹进部在至少两个方向偏离第二行的凹进部。在其他实施例中，该多个凹进部形成至少两个沟槽，该至少两个沟槽限定在该至少两个沟槽之间的隆起。还在其他实施例中，该多个凹进部以不随机图案的形式布置。

在有些实施例中，还设置了源及漏区，金属栅电极在该源及漏区之间的宽带隙半导体层上，该金属栅电极具有第一端及相反端，其中，该金属栅接触连接到该金属栅电极的相反端，并且其中，该源及漏区和金属栅电极被配置成提供HEMT、FET或肖特基器件。

根据在此进一步描述的多种实施例的宽带隙半导体器件包括宽带隙半导体层；该宽带隙半导体层上的保护层，其中多个凹进部延伸穿过该保护层到达该宽带隙半导体层；包括电介质材料的多个间隔件，该多个间隔件布置在该多个凹进部之间；以及在凹进部内且直接在凹进部之间的间隔件上的金属栅接触。在有些实施例中，该多个间隔件包括保护层的多个部分。在有些实施例中，该保护层具有延伸穿过其的开口，并且其中该保护层具有横向延伸到该开口中的凸缘。