[发明专利]用于快速估计集成电路布局中的光刻绑定图案的方法

说明书

技术领域

本发明广义地涉及用于在半导体芯片上形成集成电路(IC)图案的特征的光刻印刷，并且具体地涉及在选择和使用照射源特性与标线掩模上的衍射形状的组合时的改进，并且更具体地涉及在标识和优先化IC设计部分的改进，其中在IC设计部分上更加经济成本地执行光刻过程的优化。

背景技术

在集成电路的制造中普遍使用光刻过程，在这些过程中，通过经过图案化的掩模投射辐射来图案化晶片以在称为光抗蚀剂或者简称为抗蚀剂的光敏材料上形成图像图案。曝光的抗蚀剂材料被显影以形成与图像图案对应的开口，然后通过如本领域已知的方法、比如蚀刻向晶片衬底传送图案。

已经开发许多方法以补偿在光学光刻系统的分辨率逼近用来在半导体芯片上形成器件和集成电路(IC)的所需光刻图案的关键尺度(CD)时出现的图像退化。关键尺度(CD)指代在设计规范所要求的在特征与特征重复(节距)之间的、且对于器件在芯片上的恰当工作而言关键的特征尺寸和间隔。当所需IC图案的CD逼近光刻系统的分辨率(定义为系统可以可靠印刷的最小尺度)时，图像失真变成显著问题。如今，光刻工具的有限分辨率带来IC制造中的关键技术挑战，并且这一困难将在将来随着关键尺度变得越来越小而增加。为了使将来IC产品的制造可行，将要求光刻工具在最小CD与光刻系统的分辨率之比很低时实现充分图像保真度。

基本光刻系统由光源，包含将向晶片传送的图案的光掩模、透镜组和用于对准晶片上的现有图案与掩模上的图案的装置构成。如这里描述的掩模设计过程覆盖来自芯片设计、基于模型的光学邻近校正(MBOPC)、OPC验证和掩模制作的步骤。

光刻系统的分辨率ρ可以由下述等式描述：

ρ=k1λNA]]>等式1

其中ρ是可以光刻印刷的最小特征尺寸，λ是投影系统中所用光源的波长，并且NA(数值孔径)是投影光学器件可以收集的光数量的测量。K₁是因子，该因子代表光刻过程的除了波长或者数值孔径之外的方面、比如抗蚀剂性质或者使用增强型掩模。当照射源是部分相干时，K₁可以表达为1/[2(σ+1)]，其中σ是源的部分相干性的测量，其中σ具有在0与1之间的值。用于K₁的典型值范围从约0.7至0.3。

低K₁图案化通常对诸如剂量、掩模CD、焦距等光刻参数的波动极为敏感，这造成小的工艺窗口。已经提出用于优化源照射与掩模图案一起的组合(下文称为源-掩模优化或者“SMO”)的方法可以产生改进的工艺窗口(例如参见美国专利6,563,566)。然而SMO方法计算成本很高，并且对全芯片布局执行SMO不切实际。因此应当仅考虑从全芯片布局选择的“难以印刷”图案通过计算密集方法、比如SMO以实现全优化。

目前使用针对具体芯片设计而实验确定的预定规则集来标识所谓“难以印刷”图案。然而这样的规则在一般情况下不适用。其它方法则依赖于对于许多应用而言太缓慢的近似成像方法。

鉴于上文，需要一种用于标识可以被优先化用于利用全优化方法处理的“难以印刷”图案的快速方法。

发明内容

本发明提供一种用于设计集成电路布局的方法和计算机程序产品，该方法包括以下步骤：提供待印刷的特征的多个布局；针对多个布局中的每个布局确定空间频率空间中的衍射级；提供光刻难度度量；针对多个布局中的每个布局计算光刻难度度量的值；并且基于光刻难度度量的值评价多个布局中的每个布局。

本发明的光刻难度度量是以下因子的函数：能量比因子，包括所述衍射级沿着空间频率空间的角度坐标θ_i的难以印刷能量与易于印刷能量之比，其中难以印刷能量包括衍射级在空间频率空间的归一化径向坐标r的值处的能量，这些值在r＝0的邻域中和在r＝1的邻域中，并且易于印刷能量包括衍射级位于归一化径向坐标r的中间值处的能量，这些中间值在r＝0的邻域与r＝1的邻域之间；能量熵因子，包括衍射级沿着角度坐标θ_i的能量熵；相位熵因子，包括衍射级沿着角度坐标θ_i的相位熵；以及总能量熵因子，包括衍射级的总能量熵。