[发明专利]光电子器件

说明书

技术领域

本申请涉及一种光电子器件，所述光电子器件具有半导体本体和借助于焊层与半导体本体连接的载体衬底。

背景技术

本专利申请要求德国专利申请102010027679.0的优先权，其公开内容以参引的方式并入本文。

发明内容

本发明的目的在于，提出一种改进的光电子器件，其中半导体本体借助于焊层与载体衬底连接，其中光电子器件的特征在于相对于短路和/或静电放电（ESD-Electrostatic Discharge）的低的敏感度，并且可比较简单地制造。

所述目的通过根据独立权利要求1所述的光电子器件得以实现。本发明的有利的设计方案和改进方案是从属权利要求的主题。

根据一个实施形式，光电子器件具有半导体本体，所述半导体本体具有带有适于产生辐射的有源层的外延层序列。此外，光电子器件具有载体衬底，所述载体衬底借助于焊层与半导体本体连接。光电子器件的载体衬底有利地由半导体材料制成。

载体衬底有利地具有第一贯通接触部和第二贯通接触部，所述第一贯通接触部和第二贯通接触部分别从载体衬底的朝向半导体本体的第一主面被引导至载体衬底的背离半导体本体的第二主面。

由于载体衬底的经由焊层与半导体本体连接的第一主面的贯通接触部被引导至载体衬底的相对置的第二主面，光电子器件能够在载体衬底的第二主面上有利地设有电端子。通过例如将第一贯通接触部借助焊层与电路板的第一带状导线连接和将第二贯通接触部借助焊层与电路板的第二带状导线连接，光电子器件尤其能够在载体衬底的第二主面上与电路板的带状导线连接。因此，光电子器件能够有利地进行表面贴装。

外延层序列有利地具有p掺杂的半导体区域和n掺杂的半导体区域，其中第一贯通接触部经由焊层的第一部分区域与p掺杂的半导体区域导电地连接，并且第二贯通接触部经由焊层的第二部分区域与n掺杂的半导体区域导电地连接。

载体衬底有利地具有表面掺杂区，所述表面掺杂区沿着第一主面延伸。因此，表面掺杂区设置在载体衬底的朝向半导体本体的表面上。

表面掺杂区有利地具有包含p掺杂材料的p型区域。此外，表面掺杂区具有邻接于p型区域的n型区域，以至于在p型区域和n型区域之间构造有pn结。n型区域既包含n掺杂材料，也包含p掺杂材料。有利地，n型区域具有比p掺杂材料更高浓度的n掺杂材料，以至于所述n型区域总体上是n型的。

n型区域电连接到焊层的第一部分区域上，并且p型区域电连接到焊层的第二部分区域上。因为焊层的第一部分区域与p掺杂的半导体区域导电地连接，并且焊层的第二部分区域与n掺杂的半导体区域导电地连接，因此在表面掺杂区中的pn结构成用于半导体本体的保护二极管。因此，在表面掺杂区中的pn结相对于半导体本体的pn结反并联地接通。

构造在表面掺杂区中的保护二极管保护半导体本体免受静电放电。通过静电放电触发的在半导体本体的截止方向上的电压脉冲由穿过在载体衬底的表面掺杂区中的pn结的电流导出。

表面掺杂区的特征特别是在于，表面掺杂区能够比较简单地制造。表面掺杂区尤其能够通过在第一步骤中将在载体衬底的第一主面上的p掺杂材料整面地扩散到或植入表面中来制造。因此，在已制成的光电子器件中，除了贯通接触部以外，表面掺杂区优选沿着载体衬底的整个主面延伸。

在表面掺杂区中能够通过借助于掩膜将n掺杂材料植入或扩散到预先制成的p型区域的部分区域中产生n型区域。在此，n掺杂材料的植入和扩散如下进行，使得n掺杂材料的浓度大于p掺杂材料的浓度，以至于在所述区域中的半导体材料总体上是n型的。n型区域优选具有5μm至20μm的宽度。在此，所述宽度理解为在平行于载体衬底的第一主面的方向上的延展。

光电子器件的载体衬底优选是硅衬底或锗衬底。由半导体材料制成的载体衬底相对于例如由陶瓷制成的载体衬底具有下述优点，即能够借助标准化的半导体工艺比较简单地并且低成本地加工所述载体衬底。尤其能够通过构造表面掺杂区，以低的制造耗费生产用于半导体本体的保护二极管。

载体衬底的厚度优选在100μm和150μm之间，包括边界值。

表面掺杂区优选具有在0.5μm至4μm之间的深度。因此，表面掺杂区从载体衬底的第一主面延伸到载体衬底中0.5μm至4μm。因此，表面掺杂区的深度有利地明显小于载体衬底的厚度。