[发明专利]三维热点定位

说明书

相关申请

本申请要求享有2010年6月8日提交的美国临时申请No.61/352738的权益，在此通过引用将其全部公开并入。

技术领域

本发明属于掩埋在电子器件内部的电阻热源（热点）的定位领域。利用所述发明，可以利用放大热成像中的锁定分析通过缺陷覆盖层的热传播，在三维中定位和精确定位热点的位置。本发明特别实现了系统级封装器件（SiP）之内集成电路和互连层的垂直叠置体中热活动结构或缺陷的非破坏性3D定位。

背景技术

具有三维架构的现代复杂系统级封装器件的故障分析是越来越大的挑战。在这样的器件中，垂直叠置几个集成电路管芯并由引线键合或通过硅通孔（TSV）技术将之互连。对内部电子结构或互连的访问和分析限于非破坏性技术，像可用于信号跟踪的磁显微镜检查、时域反射测量技术。这两种方法在分辨率上都受限制，电气缺陷的三维定位非常受限或繁重。标准故障定位方法，像OBIRCH或发射显微术，大多不能应用，因为对3D架构之内掩埋电子结构的光学访问受到不透明材料层的限制。对于3D系统级封装器件而言这是最紧要的，因为热活动结构和缺陷可能掩埋在被不透明管芯附件、再分配或封装层覆盖的更深管芯或互连层级。分开各个管芯以独立进行故障分析可以是定位缺陷的选项，但这种过程耗时很长，并可能带来生成额外的与制备相关缺陷的高风险，显著降低了故障分析的成功率。

当前可以电激励的热缺陷的定位技术包括以下技术：

锁相热像（LIT）

LIT是指一种非破坏性的技术，其利用IR敏感的摄像机，结合逐个像素的双通道锁相相关，通过直接热成像检测整个样本中非常小的温度变化。LIT提供了μm空间分辨率和μK灵敏度以按照x和y坐标定位热活动结构和缺陷，但直到现在并未实现深度定位。

具有均匀热性质的材料层之内或之下的热点深度

对于给定的热均质材料而言，在热源在表面下的深度和热达到表面所花时间之间有大致线性相关。这种热时间延迟与相位信号成正比，可以通过双通道锁相热像测量，这样能够重新计算热源到表面的距离，因此计算其在材料层之内或之下的深度。

热能瞄准镜

常规的时间分辨温度测量允许以微秒（μs）和毫开（mK）的精确度来检测/显示样本的热响应。

热脉冲吸收分析

基于向表面（后侧或前侧）上施加脉冲热并以时间分辨的方式测量温度分布/扩展。脉冲相位热敏成像法能够检测表面下的分层、材料杂质、孔洞等。可以将其用于脆弱焊接接头的无接触检测（例如，参见德国的Thermosensorik）。与LIT相比，热脉冲吸收较不敏感，提供的空间分辨率较低。

发明内容

包括以下发明内容是为了提供对本发明一些方面和特征的基本理解。本发明内容不是本发明的全面综述，因此，并非意在具体地标识本发明的关键元件或描述本发明的范围。其唯一目的是以简化形式提供本发明的一些概念，作为下文要提供的更详细描述的引言。

公开了一种利用锁相热像（LIT）以非破坏性方式定位热源的新方法。LIT方法进行热点检测非常敏感，容易操作，可以用于定位管芯和封装级的缺陷。为了对掩埋热源进行定量LIT分析和三维分配，必须要理解热波传播的基本原理，热点区域上方材料层的热性质和几何性质的相关性。

本发明的各方面提供了利用锁相热成像法基于相位和时间分辨的热响应测量对掩埋热点进行三维分配。公开了一种方法以利用叠置体内部热活动结构处产生并在器件表面上检测的热的非破坏性测量从众多叠置层中区分出可以通过施加电信号而被激励的一个或多个热活动结构。

组合锁相热像（按照x和y快速定位热点）与不同激励频率的时间分辨热响应测量（用于在z方向上定位热点）实现了快速可靠地检测热活动结构。

除了在完全封装的电子器件内部按x和y非破坏性地定位热源之外，本发明的实施例实现了通过根据所施加的激励频率（锁相频率）测量和分析相移（对于锁相热像）和/或热时间延迟（对于时间分辨的热响应测量）来通过封装（包括完整的层叠置体）定位有缺陷的层（管芯）。

尽管这里相对于封装的集成电路描述了本发明的实施例，但也可以实施本发明来测试通过电刺激产生热点的其他器件，例如电池、太阳能电池、供电器件、LED等。因此，也可以将术语DUT用于这些器件。