[发明专利]使用受控时钟抖动的分数杂散减小

说明书

相关申请的交叉引用

本公开要求于2010年7月28日提交的名称为“一种PLL分数杂散减小”的第61/368,459号美国临时申请的优先权，其通过引用的方式整体并入于此以用于各种用途。

背景技术

特定的实施例总体涉及锁相环路(Phase Lock Loop)(PLL)。除非在此另外指明，否则在此章节所述的方法并非是对于该申请的权利要求的现有技术，并且不通过被包括在本章节而被承认为现有技术。

图1公开了PLL100的示例。PLL100可以是发射/接收射频信号的收发机的一部分。PLL100生成一种本地振荡器(LO)信号，该信号被用于收发机中射频信号的上转换(upconversion)或下转换

(downconversion)。PLL100包括晶体振荡器102(TCXO)，该晶体振荡器102被配置以生成基准时钟信号。TCXO102可以是包括了PLL100的芯片的外部元件。基准时钟缓冲器104缓冲基准(reference)时钟信号，并将该信号输出至鉴频鉴相器(phase frequency detector)106。鉴频鉴相器106比较该时钟信号与在反馈环路中接收到的反馈信号的相位差。鉴频器106输出代表两个输入信号间相位差的信号。

电荷泵108和回路滤波器110将由鉴频鉴相器106输出的相位信息转换为电压或电流。例如，调谐电压Vtune是被输入到射频压控振荡器(RF VCO)的控制信号。RF VCO生成频率被调谐电压Vtune所控制的正弦信号。然后RF缓冲器114输出由RF VCO生成的RF信号。

由RF VCO112输出的正弦信号也被馈送回整数分频器116。三角积分(sigma-delta，SD)调制器118和整数分频器116提供非整数分频能力。可以得到分数平均分频系数(division factor)。将由整数分频器116输出的信号的相位与来自输入基准信号的相位进行比较。该比较被用于调节RF VCO频率以保持相位锁定。

分数杂散(fractional spur)可以在PLL100中生成。有两个主要机制可以引起该生成。例如，由于与非线性PLL环路组合三角积分调制器量化噪声，可能生成杂散。三角积分调制器可以用于驱动整数分频器的分频系数以获得分数平均分频系数，该系数可以将噪声引入到PLL100中。PLL100中的若干块的非线性(例如整数分频器116)、鉴频鉴相器106、以及电荷泵108可能引起分数杂散的生成。

分数杂散也可能由工作在基准频率F_ref的PLL100的块来进行射频(RF)载波(RF攻击者(attacker))的子采样来生成。例如，分频器116、鉴频鉴相器106、电荷泵108以及基准时钟缓冲器104一般为在基准频率F_ref处计时的敏感数字电路。这些块对RF攻击者进行子采样，并且将RF攻击者转换至基带作为分数杂散。这些杂散可能被认为在PLL100中是支配性。杂散可能根据在本地振荡器(LO)频率和LO频率的倍数、因数上的RF攻击者来生成。

图1b示出了由PLL100生成的RF载波的频谱的示例，其特征是相位噪声和分数杂散。在120处，示出了位于本地振荡器频率的f_lo的RF载波。在122处，示出了相位噪声。在124处，示出了分数杂散。分数杂散是在来自于RF载波的偏置(offset)Δf处生成的。如果偏置Δf比PLL的带宽小，分数杂散不会被PLL100滤除并且能够劣化RF载波的频谱以及系统性能。在发射机中可能会违反频谱发射屏蔽(mask)，这是因为基带频谱被上转换至分数杂散附近。并且，在存在强干扰者(拦截器)中的接收能力可能被损害，这是因为分数杂散将干扰下转换至基带。

图1c示出了一个分数杂散生成的示例。RF攻击者可能为系统中可能导致寄生波(spurious tone)的任何RF载波。RF攻击者可能是由RFVCO112和RF缓冲器114所分发在包括发射机/接收机的芯片上。RF攻击者可以耦合到PLL100耦合块，PLL100的块被实现为在基准频率F_ref处计时的数字电路。这些块区通常为基准时钟缓冲器104、鉴频鉴相器106、电荷泵108和分频器116。耦合可以以不同方式出现，例如衬底耦合(substrate coupling)，接地/电源电压、磁耦合等等。