[发明专利]半导体装置及数据处理系统

权利要求书

1.一种半导体装置，具有：

存储器控制电路，其控制DDR型的SDRAM；

访问请求电路，其向上述存储器控制电路请求上述SDRAM的访问，

上述存储器控制电路发出如下命令：访问命令，其用于响应来自上述访问请求电路的访问请求；刷新命令，其用于以设定的刷新周期为基准而请求使上述SDRAM的存储信息再现的刷新工作；校准命令，其用于以设定的校准周期为基准而请求校正上述SDRAM的内部状态的校准工作，并且上述存储器控制电路抑制在上述刷新命令发出后规定时间内发出上述校准命令，抑制在上述校准命令发出后规定时间内发出上述刷新命令。

2.根据权利请求1所述的半导体状态，其特征在于：

上述存储器控制电路具有：

第一抑制期间寄存器，其指定在上述刷新命令发出后抑制上述校准命令发出的期间；

第一抑制期间计数器，其对被上述第一抑制期间寄存器设定的期间进行计数；

第二抑制期间寄存器，其指定在上述校准命令发出后抑制上述刷新命令发出的期间；

第二抑制期间计数器，其对被上述第二抑制期间寄存器设定的期间进行计数，

在上述校准命令发出后，直到第一抑制期间计数器的计数值超过第一抑制期间寄存器所设定的期间为止，抑止刷新命令的发出，

在上述刷新命令发出后，直到第二抑制期间计数器的计数值超过第二抑制期间寄存器所设定的期间为止，抑止校准命令的发出。

3.根据权利请求2所述的半导体装置，其特征在于，

上述存储器控制电路具有：

刷新周期寄存器，其设定刷新周期；

刷新周期计数器，其对被上述刷新周期寄存器设定的刷新周期的期间进行计数，

在上述刷新周期计数器的计数值达到第一阈值以后，即使响应来自上述访问请求电路的访问请求的访问未完成，也发出上述刷新命令。

4.根据权利请求3所述的半导体装置，其特征在于，

上述存储器控制电路在上述刷新周期计数器的计数值达到上述第一阈值之前的第二阈值以后，在响应来自上述访问请求电路的访问请求的访问完成时，发出上述刷新命令。

5.根据权利请求4所述的半导体装置，其特征在于，

上述存储器控制电路具有：

最大剩余次数寄存器，其设定刷新命令剩余发出次数；

剩余次数计数器，其每发出上述刷新命令时递增1，每当上述刷新周期计数器的刷新周期期间的计数满值时递减1，

以上述刷新周期计数器的计数值达到上述第二阈值、上述剩余次数计数器的计数值未达到上述最大剩余次数寄存器的设定值为条件，在响应来自上述访问请求电路的访问请求的访问完成时，发出上述刷新命令。

6.根据权利请求3所述的半导体装置，其特征在于，

上述存储器控制电路具有：

校准周期寄存器，其设定校准周期；

校准周期计数器，其对被上述校准周期寄存器设定的校准周期的期间进行计数，

在上述校准周期计数器的计数值达到由上述校准周期寄存器指定的值且上述刷新周期计数器的值达到校准阈值的情况下，即使响应来自上述访问请求电路的访问请求的访问未完成，也发出上述校准命令。

7.根据权利请求6所述的半导体装置，其特征在于，

上述存储器控制电路在上述校准周期计数器的计数值达到由上述校准周期寄存器指定的值且上述刷新周期计数器的值未达到校准阈值的情况下，在响应来自上述访问请求电路的访问请求的访问完成的情况下，发出上述校准命令。

8.根据权利请求7所述的半导体装置，其特征在于，

上述校准周期计数器在每发出刷新命令时进行计数工作，在计数值达到校准周期寄存器的设定值时，返回初始值。