[发明专利]存储器件的柱结构以及方法

说明书

技术领域

本发明涉及开关器件。更具体地，本发明提供了一种用于形成具有理想特性的非易失阻性开关存储器件的结构和方法。

背景技术

半导体器件的成功曾经主要是由密集型晶体管缩减工艺所推动的。然而，随着场效应晶体管（FET）接近小于100纳米的尺寸，例如短沟道效应的问题开始阻碍器件的正确操作。此外，随着器件尺寸的减小，基于晶体管的存储器（例如那些通常被称为闪存的存储器）的其它性能可能退化。例如，闪存器件的编程通常需要高电压。高电压会导致介电击穿，并增加了干扰机制的可能性。闪存是一类非易失性存储器件。

已经开发了其它非易失性随机存取存储（RAM）器件作为下一代存储器件，如铁电RAM（Fe RAM）、磁阻RAM（MRAM）、有机RAM（ORAM）、相变RAM（PCRAM）以及其它。这些器件经常需要与基于硅的器件耦接的新的材料和器件结构，以形成存储单元。然而，这些新的存储单元通常缺乏一种或多种关键属性，这阻碍了它们在大批量生产中广泛采用。例如，Fe RAM和MRAM器件具有快速的开关特征（即在“0”和“1”之间切换的时间）以及良好的编程持久性，但它们的制造和标准的硅制造不兼容，并且生成的存储单元可能不易于缩减到小尺寸。PCRAM器件的开关使用焦耳热，这固有地具有高能耗。有机RAM或ORAM与基于硅的大批量制造不兼容，并且器件可靠性经常较差。

因此，从上文中，期望一种可以缩减到较小尺寸的改进半导体存储器件及技术。

发明内容

本发明涉及存储器件。更具体地，根据本发明的实施例提供了一种用于形成开关器件的阵列的多个柱结构的方法。允许用柱结构来制造高密度存储器。所述方法已经被应用于非易失性存储器件，但应该认识到，根据本发明的实施例可以有更加广泛的应用范围。

在特定实施例中，提供了一种用于形成开关器件的柱结构的方法。所述方法包括：提供具有表面区域的半导体基板，并形成第一介电层覆盖所述半导体基板的表面区域。形成底层布线结构覆盖所述第一介电层。在特定实施例中，所述底层布线结构至少包括第一导电材料，如金属材料。形成第二介电材料覆盖所述顶层布线结构。在特定实施例中，所述第二介电材料被平坦化，以暴露底层布线结构表面。所述方法包括形成底层金属阻挡材料覆盖第二介电层表面以及所述底层布线结构表面。在特定实施例中，所述底层金属阻挡材料形成与所述底层布线结构的金属与金属接触（metal-to-metal contact）。所述方法沉积接触材料覆盖所述底层布线材料，并且沉积开关材料覆盖所述接触材料。在特定实施例中，形成导电材料覆盖所述开关材料，并且形成顶层阻挡材料覆盖所述导电材料。在特定实施例中，所述方法执行图案化和蚀刻工艺，以至少由所述底层金属阻挡材料、所述接触材料、所述开关材料、所述导电材料以及所述顶层阻挡材料形成多个柱结构。在某些实施例中，所述柱结构与所述底层布线结构不对齐，并保持与所述底层布线结构的金属与金属接触。形成第三介电材料至少覆盖所述多个柱结构，并且平坦化所述第三介电材料以暴露所述柱结构的表面区域。所述方法接着形成至少包括第二导电材料的顶层布线结构至少覆盖所述柱结构的暴露的表面区域。

通过本发明的多个方式可以实现很多优点。例如，本发明提供了一种形成开关器件的柱结构的方式，其中该开关器件的柱结构可以用在高密度非易失性存储器件中。在特定实施例中，所述方法在保持与布线结构的电接触的同时提供了较不严格的蚀刻条件来形成柱结构，以使开关器件正常运行。在特定实施例中，本发明提供了一种用于制造高密度存储器件的高产量方法。底层布线结构与柱结构之间的金属与金属接触放松了柱结构精确覆盖底层布线结构的要求，这提高了器件产量。另外，本方法将器件的制造过程分段为形成垂直的布线结构和柱结构的每一个。与在一个步骤中蚀刻存储单元和进行布线相比，随着这些柱结构的每一个的高宽比结构的高和宽的比率降低，蚀刻这些柱结构的每一个会更容易。另外，用各个介电材料填充缝隙也会因降低高宽比而更简单。根据本申请，可以实现这些优点的一个或多个。本领域技术人员将会认识到其它变化、修改以及替代。

附图说明

图1-图17是示出了依据本发明的实施例的形成存储器件的方法的简图。

图18是示出了依据本发明的实施例的开关器件的器件结构的简图。

具体实施方式