[发明专利]多层衬底结构及其制造方法

权利要求书

1.一种多层衬底结构（211，212），例如CSOI晶片结构（空腔SOI，空腔绝缘体上的硅），包括

-第一（202b，320）和第二（206b，328）晶片，如两个硅晶片，结合的，可选地通过直接结合，可选地连同若干中间层（204b，322），所述第一晶片在结合的一侧包括空腔（203b，324），和

-ALD沉积（原子层沉积）材料层（210，326）设置在任一晶片上，使得至少在面对另一个晶片的位置并覆盖所述第一晶片的空腔的至少一部分，如其底部、壁、顶部和/或边缘，并且能够基本上在达到底层材料之前停止蚀刻，如等离子体蚀刻。

2.根据权利要求1所述的结构，其中晶片可以包括至少一种选自由以下构成的组中的材料：硅、玻璃、石英、砷化镓、氮化镓、碳化硅、硅锗、磷化铟，和氮化硅。

3.根据前述任一项权利要求所述的结构，包括氧化物层，如热生长或沉积的二氧化硅层，提供在任一晶片上作为在所述第一和第二晶片之间的所述中间层。

4.根据前述任一项权利要求所述的结构，其中所述沉积的材料层包括至少一种选自由以下构成的组中的材料：氧化铝、二氧化钛、氧化硅、氮化硅、和氧化钽。

5.根据前述任一项权利要求所述的结构，其中所述沉积的材料层设置在所述第一晶片上。

6.根据前述任一项权利要求所述的结构，其中分别地所述第一晶片是操作晶片或帽晶片并且所述第二晶片是帽晶片或操作晶片。

7.根据前述任一项权利要求所述的结构，其中所述ALD沉积的材料层的厚度基本上为约1μm或更小，优选约100nm或更小，更优选约10nm或更小，甚至更优选约1nm或更小，并且最优选约0.3nm或更小。

8.根据前述任一项权利要求所述的结构，其中所述晶片材料或要蚀刻的其它预定的衬底结构的材料相对于所述ALD沉积的材料的选择性为约1000:1或更好，优选约10000:1或更好，且更优选约100000:1或更好。

9.一种微结构，如微装置，包括前述任一项权利要求所述的多层衬底结构。

10.根据权利要求9所述的结构，包括选自由以下构成的组中的至少一种元件：MEMS（微机电系统）元件、MEMS装置、微流元件、薄膜、梁（微）结构、梁阵列、微反射镜、RF（无线电频率）MEMS、光学MEMS、致动器、微桥，和传感器。

11.一种用于制造多层衬底结构的方法，如CSOI晶片（空腔-SOI，空腔绝缘体上的硅），包括

-获得第一和第二晶片，如两个硅晶片，其中晶片中的至少一个可以可选地设置有材料层，如氧化物层（302，404），

-在所述第一晶片结合侧形成空腔（306，406），

-ALD沉积（原子层沉积）材料层，如氧化铝层，设置在任一晶片上，以便至少在面对另一个晶片的位置并覆盖所述第一晶片的空腔的至少一部分，如其底部、壁和/或边缘，并且能够基本上在达到下层材料前停止蚀刻（308，408），和

-使设置有至少上述沉积层作为中间层的晶片结合在一起以形成多层半导体衬底结构（310，312），随后可选地进行蚀刻并且ALD沉积层充当蚀刻停止物。

12.根据权利要求11所述的方法，包括微结构的释放加工（312，412），其中通过蚀刻去除额外材料。

13.根据权利要求11或12所述的方法，其中氧化物层如二氧化硅层提供至任一晶片（304，414）。

14.根据权利要求11-13中任一项所述的方法，其中所述结合包括直接结合。

15.根据权利要求11-14中任一项所述的方法，其中所述结合包括至少一种选自由以下技术构成的组中的结合技术：熔融结合、等离子体辅助低温结合、阳极结合、热压结合、共熔结合、粘接结合，和玻璃烧结结合。

16.根据权利要求11-15中任一项所述的方法，其中将所述第一和/或第二晶片减薄。

17.根据权利要求16所述的方法，其中使用的减薄方法包括至少一种选自由以下构成的组中的技术：磨光、抛光、化学-机械抛光（CMP）、研磨、湿蚀刻、和干蚀刻。