[发明专利]斜坡堆栈芯片封装中的光学通信

说明书

技术领域

概括地说，本公开涉及半导体芯片封装的设计。更具体而言，本公开涉及一种半导体芯片封装，其包括布置在堆栈中的一组芯片以及与堆栈成一角度的斜坡组件，并且利用半导体管芯（die）传送光学信号。

背景技术

与连接到印刷电路板的传统的单独封装的芯片相比，包括堆叠的半导体芯片的芯片封装可以提供明显更高的性能。这些芯片封装还提供了某些优点，例如，在堆栈中的不同芯片上使用不同的工艺、将更高密度的逻辑和存储器相结合以及使用更少的功率来传输数据的能力。例如，实现动态随机存取存储器（DRAM）的芯片堆栈可以在基底芯片中使用高金属层计数、高性能的逻辑工艺来实现输入/输出（I/O）和控制器功能，并且对于剩余的堆栈，可以使用一组更低的金属层计数、DRAM专门处理的芯片。通过这种方式，组合的这组芯片可以具有与以下各项相比更高的性能和更低的成本：包括使用DRAM工艺制造的I/O和控制器功能的单个芯片、包括使用逻辑工艺制造的存储器电路的单个芯片；或者通过尝试使用单个工艺来制造逻辑和存储器物理结构而构造的系统。

然而，可能难以获得堆叠的半导体芯片之间的低成本、高性能（例如，高带宽）的互连。例如，可以在芯片堆栈中的表面上的暴露的焊垫之间使用焊线来对半导体芯片进行电耦合，在芯片堆栈中，芯片彼此偏移以定义芯片边缘的阶梯。但是，虽然可以使用低成本的装配技术来实现这些焊线，但是由此产生的焊线通常具有较低的带宽。

相反，硅通孔（TSV）通常具有与焊线相比更高的带宽。在TSV制造技术中，芯片被处理为使得其活动面（active face）上的金属层中的一个或多个金属层被导电性地连接到其背面上的新的垫。因此，在堆栈中对芯片进行粘合地连接，使得一个芯片的背面上的新的盘与相邻芯片的活动面上的相应盘导电性接触。

然而，与焊线相比，TSV通常具有更高的成本。这是因为TSV通过芯片的活性硅层。因此，TSV占用了原本可能已经用于晶体管或布线的面积。该机会成本可能很大。例如，如果TSV的禁止或阻止直径为20μm，并且TSV被以30μm的节距布置，则TSV消耗了硅面积的近45%。这大概使堆栈中的芯片中的任何电路的单位面积成本加倍。（实际上，由于电路通常展开以容纳TSV（这浪费了更多的面积），所以开销可能甚至更大。）此外，制造TSV通常需要额外的处理操作，这也增加了成本。

因此，所需要的是一种在没有上述问题的情况下提供堆叠的芯片的优点的芯片封装。

发明内容

本公开的一个实施方式提供了一种芯片封装。该芯片封装包括一组半导体管芯，其在垂直方向上被布置在垂直堆栈中，所述垂直方向基本上垂直于所述垂直堆栈中的第一半导体管芯。此外，在所述第一半导体管芯之后的每一个半导体管芯在水平方向上与所述垂直堆栈中的紧前的半导体管芯偏移一偏移值，从而在所述垂直堆栈的一侧处定义阶式平台。此外，芯片封装中的斜坡组件刚性机械地耦合到所述半导体管芯。所述斜坡组件位于所述垂直堆栈的所述一侧上，并且基本上平行于沿着所述阶式平台的方向，所述方向在所述水平方向与所述垂直方向之间。此外，所述斜坡组件包括：光学波导，其传递光学信号；以及光学耦合组件，其将光学信号光学地耦合到所述一组半导体管芯中的半导体管芯。

在一些实施方式中，斜坡组件包括包含所述光学耦合组件的一组光学耦合组件。此外，所述一组光学耦合组件中的给定的光学耦合组件可以将所述光学信号光学地耦合到包括所述半导体管芯的所述一组半导体管芯中的给定的半导体管芯。

注意，光学波导可以在沿着阶式平台的方向上传递光学信号。此外，所述光学耦合组件可以将所述光学信号重新导向所述半导体管芯的平面中。例如，所述光学信号可以通过所述半导体管芯的边缘光学地耦合到所述半导体管芯。可替换地，所述光学耦合组件可以沿着法线将所述光学信号重新导向所述斜坡组件的表面。因此，可以在所述半导体管芯的所述表面上的位置处而不是在所述半导体管芯的边缘处将所述光学信号光学地耦合到所述半导体管芯。

此外，所述一组半导体管芯中的一对半导体管芯可以在不使用所述斜坡组件的情况下将所述光学信号从所述对中的第一半导体管芯光学地耦合到所述对中的第二半导体管芯。

在一些实施方式中，所述斜坡组件被制造在除了半导体以外的材料上。此外，斜坡组件可以是另一个半导体管芯。

在一些实施方式中，所述斜坡组件是使用以下各项中的至少一项耦合到所述半导体管芯中的每一个半导体管芯的：焊料、超微弹片和/或各向异性的导电膜。