[发明专利]制造半导体装置和电子设备的方法

说明书

技术领域

本发明涉及制造半导体装置和电子设备的方法，尤其涉及使用槽隔离结构作为隔离形成在半导体衬底上的元件区的结构的半导体装置的方法，本发明还涉及配备有用这个方法制造的半导体装置的电子设备。

背景技术

半导体装置的元件间隔离技术粗略地分为硅局部氧化方法（下文，称为LOCOS方法）和槽元件隔离方法。

图6是示出常规半导体装置的图。图6(a)和6(b)是示出由LOCOS方法形成的元件隔离区所隔离的晶体管的平面图和截面图（图6(a)的X-X线截面图）。

在这个半导体装置10中，相邻的元件区10a和10b由形成元件隔离区10c的场效氧化膜12所隔离。

对于每一个元件区10a和10b，形成栅电极17，在栅电极17中形成插入其中的栅绝缘膜16。在栅电极17的两侧上，形成源区15a和漏区15b。

图7是以步骤（图7(a)-7(c)）为顺序示出使用LOCOS方法制造常规半导体装置的方法的图。

首先，在硅衬底上形成热氧化膜12a，并形成在将要成为硅衬底11的元件隔离区10c的部分处具有开口的氮膜13。

接着，通过热氧化处理、使用氮膜13作为掩模，在位于元件区10a和10b之间的元件隔离区10c中形成场热氧化膜12（图7(b)）。

接着，在移除上述氮膜13后，在元件区10a和10b中形成栅绝缘膜16和栅电极17。进一步，在栅电极17两侧上形成源区15a和漏区15b。

图6(c)是示出在常规半导体装置中、其中元件区由通过槽隔离方法形成的元件隔离区所隔离的结构的截面图，且示出对应于图6(a)的X-X线截面的部分。

在这个半导体装置20中，相邻的元件区20a和20b由被用作元件隔离区20c的槽隔离部所隔离。

此处，槽隔离部具有其中隔离件24被嵌入在有热氧化膜22插入在其中的硅衬底21上的沟槽内的结构。进一步，在每一个元件区20a和20b中，栅电极27被形成为有栅绝缘膜26插在其中，且源区25a和漏区25b被形成于栅电极27的两侧上。

图8是以步骤（图8(a)-8(d)）为顺序示出使用槽隔离方法制造常规半导体装置的方法的图。

首先，在硅衬底21上形成热氧化膜28，并形成在将要成为硅衬底21的元件隔离区的部分处具有开口的氮膜29（图8(a)）。

接着，以氮膜29作为蚀刻掩膜，蚀刻热氧化膜28和硅衬底21来形成沟槽21a（图8(b)）。接着，在沟槽21a的内表面上形成热氧化膜22之后，在沟槽21a中嵌入电介质24来形成元件隔离区20c（图8(c)）。在将电介质24嵌入沟槽21a的过程中，在蚀刻形成于整个表面上的电介质24时，氮膜29被用作蚀刻终止层。在形成槽隔离区20c之后，移除氮膜29。

接着，在移除氮氧化膜28后，在元件区20a和20b中形成栅绝缘膜26和栅电极27。进一步，在栅电极27两侧上形成源区25a和漏区25b（图8(d)）。

上述的LOCOS方法是用于选择性地热氧化硅衬底的表面区来形成元件隔离区，且元件隔离区的形成工艺仅是选择性热氧化。然而，如图9(a)中所示，其所具有的缺点在于：在元件隔离区的侧部上形成了鸟喙B，且不可准确地控制元件区（将是源区和漏区）的宽度。在图9(a)中，附图标记12表示形成在硅衬底11上的场效氧化膜，且附图标记13表示被用于形成场效氧化膜12的掩模的氮膜。

另一方面，槽隔离方法是通过选择性地在硅衬底的表面区上形成沟槽并用诸如氧化物之类的绝缘材料填充沟槽内部来形成元件隔离区。与上述LOCOS方法相比，在槽隔离方法中，可能以高准确度形成小型元件隔离区且沟槽隔离方法适于形成用于隔离精细元件区的元件隔离区。

顺便提及，近年来存在安装在半导体装置中的元件数量急剧增加的趋势，且向着高性能和高功能的半导体变化。为了实现这样的半导体，需要精细处理技术，且对于0.25um或更小的处理规则，主要使用槽隔离技术。

然而，作为槽隔离技术需要解决的问题，存在这样的情况，其中，由于用于形成栅隔离膜的热氧化步骤，该热氧化步骤在Si槽（形成在硅衬底上的沟槽）中嵌入电介质的工艺完成后被执行，在沟槽侧壁上的硅被氧化，Si槽内的体积增加且压缩应力被施加至构成有源区（元件区）的硅，藉此在沟槽附近发生硅的晶体缺陷。

为这个理由，在槽绝缘区和元件区（有源区）之间的边界部引起诸如结漏之类的事件。