[发明专利]具有改进击穿电压的场效应晶体管和形成这种场效应晶体管的方法

说明书

技术背景

技术领域

本发明涉及具有改进的击穿电压的晶体管，以及形成这种晶体管的方法。

发明背景

某些电子系统可包括场效应晶体管。场效应晶体管可具有击穿电压，诸如源极-漏极击穿电压，其可指示可施加于晶体管而不会造成损害的最大电压。相对较低的击穿电压可限制晶体管工作的电压条件。

晶体管需要具有改进的击穿电压。此外，需要有形成具有改进击穿电压的晶体管的方法。

发明概要

根据本发明的第一方面，提供了形成晶体管的方法，该方法包括：通过用第一掺杂物类型掺杂半导体形成第一类型半导体来形成漏极和源极，漏极和源极彼此隔开，其中漏极包括具有第一掺杂物浓度且与第二漏极区相邻的第一漏极区，使得第二漏极区的至少一部分位于第一漏极区和源极之间；还包括通过掺杂半导体形成位于漏极和源极中间的第二类型半导体来形成中间区，中间区与第二漏极区隔开。

在本文描述的某些实施方案中，可相对于传统晶体管修改晶体管的结构以增大其击穿电压。在本文示教的方法的实施方案中，使用用于在集成电路内形成其它晶体管的相同工艺同时形成这种电压较高的晶体管。因此，高压晶体管不会导致因使用仅形成高压晶体管的专用高压工艺而产生的额外费用。

晶体管可以是，例如NMOS、PMOS或任何其它合适的场效应晶体管装置，且可将其设置为以增强模式或耗尽模式工作。此外，装置可以是对称的，使得漏极和源极端子可互换或不对称，其中该装置具有优选的漏极区或漏极端子以及优选的源极区或源极端子。

晶体管还包括栅极。

在某些实施方案中，晶体管在结隔离阱中形成。在其它实施方案中，晶体管使用隔离阱，在隔离阱中绝缘体将硅区域与其它晶体管隔开。

根据一些实施方案，将掺杂相对较重的区域形成与限定晶体管的阱相邻或在限定晶体管的阱的底部形成掺杂相对较重的区域。这可帮助抑制源极、漏极或栅极与在阱下方以及围绕阱的衬底之间的电势差，衬底在材料阱内形成耗尽区。

根据某些实施方案，至少是漏极（可选择地，源极）具有由从与金属导体接触的区域延伸的掺杂相对较重的材料制成的插头。这可减少装置表面附近的电流拥挤。

根据本发明的第二方面，提供了包括由第一类型半导体形成的漏极区和源极区的场效应晶体管，且其中漏极区包括具有第一掺杂物浓度且与第二漏极区相邻的第一漏极区，使得第二漏极区的至少一部分位于第一漏极区和源极区之间，且场效应晶体管还包括位于漏极和源极区中间并与第二漏极区隔开的第二类型半导体中间区。

根据本发明的第三方面，提供了形成晶体管的方法，该方法包括形成具有第一类型掺杂和第一掺杂浓度的阱，在阱内形成源极和漏极，源极和漏极具有与第一类型相反的第二类型掺杂且二者相隔第一距离，以及在阱内的源极和漏极之间形成中间区，该中间区具有第一类型掺杂。中间区具有大于第一掺杂浓度的第二掺杂浓度，且被放置在源极和漏极之间并与漏极相隔第二距离。该方法还包括在中间区上方形成栅电极。

附图简述

现在将通过非限制性实例结合附图描述本发明，其中：

图1是根据本发明第一实施方案的穿过NMOS场效应晶体管的示意性剖视图；

图2是在通过作为绝缘体上硅（SOI）工艺的一部分的隔离墙与硅衬底的剩余部分隔离的材料阱内形成的现有技术NMOS装置的示意性剖视图，且示出模拟耗尽区边界位置；

图3示出图2中所示装置内的但是经受电压诱发击穿的耗尽区；

图4是根据本发明实施方案的穿过NMOS场效应晶体管的示意性剖视图；

图5图示了根据本发明实施方案的晶体管的漏极中的耗尽区边界和电场梯度密度；

图6示出了根据本发明另一个实施方案的晶体管的漏极区，且示意性地图示了模拟电流密度；

图7示出了根据本发明另一个实施方案的晶体管的漏极区，其中在金属触点下方设置了具有相对较高掺杂浓度的半导体插头，该图示出了由于设置了插头耗尽区边界的改变；

图8示出了根据本发明实施方案的装置的一个实例的IDS对VDS特性曲线；

图9在平面图中示出了根据本发明的实施方案的晶体管；

图10是图示根据本发明另一个实施方案的不对称场效应晶体管的示意性剖视图；

图11示出了根据本发明实施方案的PMOS装置的一个实例的I_DS对V_DS特性曲线；

图12是示出本发明实施方案的作为栅电压的函数的漏极/源极电流的阈值电压曲线图；