[发明专利]高速射频分频器

权利要求书

1.一种射频（RF）正交时钟分频器，包括：

一对锁存器，所述锁存器分别包括交叉耦合的PMOS晶体管对，其可操作以强制在各个锁存器的输出端处的互补电压值，所述锁存器连接在正电压供给节点和四个中心节点之间；

以串环形式连接的四个与非门，各个级包括一对堆叠的NMOS晶体管，所述与非门连接在所述中心节点和接地节点之间，以及其中，各个中心节点还与环中的连续的与非门中的一个晶体管的栅极连接；

正的差分RF时钟输入端和负的差分RF时钟输入端，所述正时钟输入端与所述与非门中的一半与非门中的每个与非门中的一个晶体管的栅极连接，以及所述负时钟输入端与所述与非门的另一半与非门中的每个与非门中的一个晶体管的栅极连接，使得所述正输入端和所述负输入端在所述环中的各个连续的与非门处交替；

其中，当所述与非门为未激活时，所述锁存器可操作以保持所述中心节点的互补状态；以及

其中，在所述输入端的时钟的各个相位期间，一个与非门是激活的并且可操作以使关联的锁存器的输出反相。

2.根据权利要求1所述的RF-分频器，其中，所述中心节点包括第一差分时钟输出端和第二差分时钟输出端，所述第一差分时钟输出端和所述第二差分时钟输出端分别具有所述时钟输入端的频率的一半频率，以及其中，所述第二时钟输出端相对于所述第一时钟输出端移相90度。

3.根据权利要求2所述的RF-分频器，其中，所述第一差分时钟输出端的正分量和负分量与第一反相器的输出端连接，以及所述第二差分时钟输出端的正分量和负分量与第二反相器的输出端连接。

4.一种射频（RF）正交时钟分频器，包括：

正的差分RF时钟输入端和负的差分RF时钟输入端；

以串环形式连接的四个钟控的反相器级，各个钟控的反相器级包括与一对堆叠的NMOS晶体管连接的一对堆叠的PMOS晶体管；和

插入在各个钟控的反相器级之间的反相器；

其中，各个钟控的反相器级的PMOS晶体管之一与正电压供给节点连接，且所述NMOS晶体管之一与接地节点连接；

其中，各个钟控的反相器级的一个PMOS晶体管的栅极和一个NMOS晶体管的栅极连接到一起形成反相器；以及

其中，各个钟控的反相器级的一个PMOS晶体管的栅极和一个NMOS晶体管的栅极分别与不同的输入时钟连接，使得所述PMOS晶体管和所述NMOS晶体管的所述正输入端和所述负输入端在所述环中的各个连续的钟控的反相器电路中交替。

5.根据权利要求4所述的RF-分频器，其中，所述钟控的反相器电路的输出端包括第一差分时钟输出端和第二差分时钟输出端，所述第一差分时钟输出端和所述第二差分时钟输出端分别具有所述时钟输入端的频率的一半频率，其中所述第二时钟输出端相对于所述第一时钟输出端移相90度。

6.根据权利要求4所述的RF-分频器，所述RF-分频器还包括用于所述环的反馈通路使得所述环包括奇数数量的反相器。

7.一种射频（RF）正交时钟分频器，包括：

正的差分RF时钟输入端和负的差分RF时钟输入端；

具有所述时钟输入端的频率的一半频率的第一正差分RF时钟输出端和第一负差分RF时钟输出端；

具有所述时钟输入端的频率的一半频率且与所述第一RF时钟输出端移相90度的第二正差分RF时钟输出端和第二负差分RF时钟输出端；

构造成反相器的多个晶体管；和

构造成钟控电路的多个晶体管，各个钟控电路与反相器相关联。

8.根据权利要求7所述的RF-分频器，其中，

被构造成反相器的所述多个晶体管为成对的交叉耦合的PMOS晶体管；

被构造成钟控电路的所述多个晶体管为成对堆叠的NMOS晶体管，所述钟控电路以环形式串联连接；以及

其中，时钟输入端连接至各个钟控电路中的一个晶体管，使得所述正时钟输入端和所述负时钟输入端在所述环中的各个连续的钟控电路处交替。

9.根据权利要求7所述的RF-分频器，其中，

被构造成各个反相器的所述多个晶体管包括串联连接到NMOS晶体管的PMOS晶体管；

被构造成各个钟控电路的所述多个晶体管包括插入在反相器和正电压供给节点之间的PMOS晶体管和插入在该反相器和接地节点之间的NMOS晶体管；以及

其中，所述正时钟输入端与各个钟控电路中的一个晶体管连接，以及所述负时钟输入端与各个钟控电路中的一个晶体管连接，使得所述正时钟输入端和所述负时钟输入端在所述环中的各个连续的钟控电路处交替。