[发明专利]半导体芯片封装、半导体模块及其制造方法

说明书

技术领域

本发明涉及半导体芯片封装（package）、半导体模块及其制造方法，更详细地涉及多个半导体芯片封装垂直层压形成的半导体模块及其制造方法。

背景技术

半导体芯片通过封装工序安装在外部基板或电路装置上。半导体芯片封装主要与其它半导体部件一起安装在PCB等基板上，构成执行独特功能的半导体模块。

将多个半导体芯片封装安装在一个基板上，会使基板的面积增加，为了各封装间的信号传输或与其它部件之间的信号传输，需要形成额外的多个电气布线。因此，存在以下问题。使工序变得复杂，整体的半导体模块的尺寸变得更大，信号传输距离增加，高速运行变得困难。

图1表示的是每一个独立的半导体芯片，特别是安装有存储器片的存储器模块10。在PCB基板12上，以一定间距相隔设置有存储器片或存储器封装20，并同时安装有EEPROM（电可擦只读存储器）30或电容器等无源元件42及电阻44，在一侧形成有用于外部连接的连接器端线50。

这种存储器模块10是在PCB基板12上水平地设置多个存储器片20及各部件后，通过焊接（soldering）等方法，电气及机械地连接固定。因为每一个独立的半导体存储器封装20相互间隔地水平设置，使基板12的面积变大，从而使存储器模块10的大小和重量增加。此外，为了实现水平设置的各部件和存储器芯片之间的高性能信号传输，需要在基板12上形成多层（6～10层）的金属布线，因此，会产生制造工序复杂、制造费用上升的问题。

随着便携式电子器件的发展和电子产品的小型化趋势，半导体存储器模块等各种半导体系统不仅要满足轻薄短小的条件，对技术方面的要求也在加强，要使各部件的配置设计最优化，以能够传输高速信号。

发明内容

要解决的技术问题

本发明是为了解决上述问题而完成的，本发明的目的是提供一种能够垂直层压的半导体芯片封装及其制造方法。

本发明的另一目的是提供一种尺寸减小、信号处理性能得到提高的半导体模块及其制造方法。

技术方案

为了实现上述目的，本发明提供一种半导体芯片封装，所述半导体芯片封装包括：绝缘架，其包括形成于中央的开口部及形成于所述开口部周围的通孔；半导体芯片，其设置在所述开口部中；导电部，其填充在所述通孔中；内部绝缘层，其形成于所述绝缘架和所述半导体芯片的底面，以使所述导电部的底面露出；以及内部信号图案，其形成于所述内部绝缘层上，使所述半导体芯片和所述导电部电气连接。

此外，本发明提供一种半导体模块，所述半导体模块包括第一半导体芯片封装和第二半导体芯片封装，所述第一半导体芯片封装和第二半导体芯片封装垂直地层压并电气连接；所述第一半导体芯片封装包括：第一绝缘架，其包括形成于中央的第一开口部及形成于所述第一开口部周围的第一通孔；第一半导体芯片，其设置在所述第一开口部中；第一导电部，其填充在所述第一通孔中；第一内部绝缘层，其形成于所述第一绝缘架和所述第一半导体芯片的底面，以使所述第一导电部的底面露出；第一内部信号图案，其形成于所述第一内部绝缘层上，使所述第一半导体芯片和所述第一导电部电气连接；所述第二半导体芯片封装包括：第二绝缘架，其包括形成于中央的第二开口部及形成于所述第二开口部周围的第二通孔；第二半导体芯片，其设置在所述第二开口部中；第二导电部，其填充在所述第二通孔中；第二内部绝缘层，其形成于所述第二绝缘架和所述第二半导体芯片的底面，以使所述第二导电部的底面露出；第二内部信号图案，其形成于所述第二内部绝缘层上，使所述第二半导体芯片和所述第二导电部电气连接。

此外，本发明提供一种半导体芯片封装的制造方法，所述半导体芯片封装的制造方法包括以下步骤：准备绝缘架，所述绝缘架的中央形成有开口部，并在所述开口部周围形成有通孔；在所述通孔中形成导电部；在支撑部件上安装所述绝缘架的状态下，在所述开口部中设置半导体芯片；在所述绝缘架和所述半导体芯片的上面形成模塑层；从所述绝缘架上去除所述支撑部件，并在所述绝缘架和所述半导体的底面形成内部绝缘层；在所述内部绝缘层上形成内部信号图案，所述内部信号图案使所述半导体芯片和所述导电部电气连接。