[发明专利]混合型有源-场间隙延伸漏极MOS晶体管

说明书

技术领域

本发明涉及集成电路，更具体地涉及集成电路中的延伸漏极MOS晶体管。

背景技术

集成电路可以包括延伸漏极金属氧化物半导体（MOS）晶体管，其中在漏极区中的漂移区邻近沟道区，这类晶体管例如横向扩散金属氧化物半导体（LDMOS）晶体管、双扩散金属氧化物半导体（DMOS）晶体管或漏极延伸金属氧化物半导体（DEMOS）晶体管。通常，漂移区中的平均掺杂小于MOS晶体管的源极区中的平均掺杂密度的一半。漂移区由栅极延伸场板覆盖的延伸漏极MOS晶体管（有时被称为场间隙MOS晶体管）可以展示出高于10伏的击穿电压，但由于漏极中的场氧化物元件终止场板，因此在漏极中可能具有不期望大的电阻。在漂移区上没有场板的延伸漏极MOS晶体管（有时称为有源间隙MOS晶体管）由于在栅极边缘处产生热载流子，因此可能不期望地展示出低于10伏的击穿电压和退化的可靠性。

发明内容

集成电路可以包括具有并行交替的有源间隙漂移区和场间隙漂移区的延伸漏极MOS晶体管。延伸漏极MOS晶体管包括在场间隙漂移区上方具有场板的栅极。可以形成对称嵌套配置的延伸漏极MOS晶体管。公开了形成集成电路的工艺。

附图说明

图1A和图1B是以连续制造阶段描绘的、包含根据实施例形成的混合型有源-场间隙延伸漏极MOS晶体管的集成电路的透视图。

图2是包含根据另一个实施例形成的混合型有源-场间隙延伸漏极MOS晶体管的集成电路的透视图。

图3是包含根据其他实施例形成的混合型有源-场间隙延伸漏极MOS晶体管的集成电路的透视图。

图4A和图4B分别是集成电路的顶视图和剖视图，该集成电路包含根据实施例以对称嵌套配置形成的混合型有源-场间隙延伸漏极MOS晶体管。

具体实施方式

集成电路可以包括具有多个并行交替的有源间隙漂移区和场间隙漂移区的混合型有源-场间隙延伸漏极MOS晶体管。场板是栅极的延伸部分。场板终止于延伸漏极MOS晶体管的漏极中的场氧化物元件。

图1A和图1B示出以连续制造阶段描绘的、包含根据实施例形成的混合型有源-场间隙延伸漏极MOS晶体管102的集成电路100。集成电路100形成在衬底104中和在其上，该衬底可以为单晶硅晶片、绝缘体上硅（SOI）晶片、具有不同晶向区域的混合晶向技术（HOT）晶片或其他适用于制造集成电路100的材料。在衬底104中紧靠延伸漏极MOS晶体管102的沟道区108形成延伸漏极MOS晶体管102的延伸漏极106。延伸漏极106包括漂移区110。延伸漏极106可以由例如包括以下步骤的工艺形成：在衬底104上通过光刻工艺形成光刻胶的离子注入掩模，以便暴露延伸漏极106的区域；将掺杂剂离子注入到衬底104中由离子注入掩模暴露的区域中；移除离子注入掩模；以及对衬底104进行退火，以便激活注入的掺杂剂。在延伸漏极106中邻近漂移区110形成场氧化物元件112。场氧化物112可以是例如主要由250到600纳米厚的二氧化硅构成。场氧化物元件112可以通过如图1A描绘的浅槽隔离（STI）工艺、硅局部氧化（LOCOS）工艺或其他方法形成。STI工艺可以包括以下步骤：在衬底104上形成氧化层；在氧化层上形成氮化硅层；图形化氮化硅层，以便暴露场氧化物112的一区域；在衬底中暴露的区域中刻蚀槽至一合适深度，以便得到期望厚度的场氧化物112；在槽的侧壁和底部上生长热氧化物层；通过化学气相淀积（CVD）、高密度等离子体（HDP）或高纵横比工艺（HARP）用二氧化硅填充槽；从氮化硅层的顶表面去除不需要的二氧化硅；以及去除氮化硅层。LOCOS工艺可以包括以下步骤：在衬底104上形成氧化层；在氧化层上形成氮化硅层；图形化氮化硅层，以便暴露场氧化物112的一区域；在暴露的区域中衬底104的顶表面上生长热氧化层至一合适厚度，以便得到期望厚度的场氧化物112；以及去除氮化硅层。

延伸漏极106在场氧化物元件112的下面延伸。在本实施例的替代版本中，可以在形成延伸漏极106之前形成场氧化物元件112。