[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及一种用于高功率开关的半导体器件及制造这种半导体器件的方法，并且具体地涉及一种使用氮化物基半导体中GaN基半导体的半导体器件和制造这种半导体器件的方法。

背景技术

对于高电流开关器件要求高反向击穿电压和低导通电阻。例如，在高击穿电压和高温操作方面，因为Ⅲ族氮化物基半导体的宽带隙，使用Ⅲ族氮化物基半导体的场效应晶体管（FET）是优良的。作为控制高功率的晶体管，使用GaN基半导体的垂直型晶体管已经特别受到关注。例如，PTL1提出了一种垂直型GaN基FET，通过在GaN基半导体中形成开口并且在开口的壁表面中形成包括二维电子气（2DEG）的沟道的再生长层，增加了它的迁移率并且降低了它的导通电阻。在该垂直GaN基FET中，为了提高击穿电压特性和夹断特性，提出了包括p型GaN势垒层的结构。

引用列表

专利文献

PTL1：日本未审查专利申请公布No.2006-286942

发明内容

技术问题

在上述垂直型GaN基FET中，通过在p型GaN势垒层和n^-型GaN漂移层之间的pn结中形成的耗尽层，可以提高击穿电压特性。然而，开口穿透p型GaN势垒层，并达到n^-型GaN漂移层。因此，栅电极G面对漏电极，在它们之间没有设置p型GaN势垒层。当该半导体器件用作高功率开关器件时，在截止状态下，几百伏到一千几百伏的电压被施加在源电极（接地）和漏电极之间。在截止状态下，大约负几伏的电压被施加到栅电极上。因为高源漏电压，在开口的底部中，具体地，在底部的脊（截面图中的拐角）附近n^-型GaN漂移层的部分中，产生了电场集中。结果，从不可避免地由开口底部的脊提供的不均匀部分等产生半导体击穿。通过上述p型势垒层，不能确保开口底部在截止状态下的击穿电压特性。

本发明的目的是提供一种垂直型半导体器件，其具有开口且在开口中包含沟道和栅电极。在该半导体器件中，提高了截止状态下的击穿电压特性。本发明的另一目的是提供一种制造该半导体器件的方法。

问题的解决方案

本发明的半导体器件是包括具有开口的GaN基堆叠层的垂直型半导体器件。在该半导体器件中，GaN基堆叠层向顶层侧依次包括n型GaN基漂移层/p型GaN基势垒层/n型GaN基接触层，并且开口从顶层延伸并到达n型GaN基漂移层。该半导体器件包括：再生长层，其被定位为覆盖开口的壁表面和底部，该再生长层包括电子漂移层和电子供应层；源电极，其与开口周围的n型GaN基接触层和再生长层接触；和栅电极，其被定位在再生长层上。栅电极覆盖再生长层的壁表面的一部分，该部分具有与p型势垒层的厚度对应的长度，并且栅电极终止在壁表面上的位置处，该位置离开覆盖开口底部的再生长层的底部。

在垂直型半导体器件中，几百伏至一千几百伏的高压被施加在设置于一个主面（GaN基半导体层的顶表面）上的源电极和在GaN基半导体层夹在其间的情况下面对源电极的漏电极之间。源电极被固定在地电位，并且高电压被施加到漏电极。为了打开和关闭沟道，在截止状态下，栅电极保持在负几伏，诸如-5V。即，在截止状态，栅电极具有最小电位。栅电极和漏电极之间的电压差是5V，比源电极和漏电极之间的电压差高。

根据上述结构，栅电极不面对且设置为离开n型GaN基漂移层从外部与开口的底部和侧壁彼此交叉的脊（纵向截面图中的拐角）接触的部分。栅电极不具有被定位为使得从内部适合脊或拐角的突出部分。在现有的半导体器件中，与板型最小电位保持部件相比，具有最小电位的突出部分有助于在面对和接触突出部分的n型GaN基漂移层的部分中产生高电场集中。如上所述，根据本发明的半导体器件的栅电极不具有这种从内部适合拐角的突出部分。此外，栅电极的端部和漏电极之间的距离略微增加。

因此，在截止状态下不会产生在现有半导体器件中产生的高水平电场集中。即使在漏电极和栅电极之间施加高电压，也可以减少在与脊接触的n型GaN基漂移层的部分中的电场集中。从而，不容易发生n型GaN基漂移层的该部分的击穿。

关于导电类型、n型或p型、杂质的浓度没有限制，可以是从低浓度到高浓度的任意浓度。