[发明专利]使用独立栅极鳍式场效应晶体管的稳定静态随机存取存储器位单元设计

说明书

技术领域

所揭示实施例涉及静态随机存取存储器(SRAM)位单元。更明确来说，示范性实施例涉及使用独立栅极鳍式场效应晶体管(FinFET)(IG-FinFET)架构的高度稳定SRAM单元。

背景技术

SRAM通常用于速度和低功率为考虑因素的应用中。SRAM单元快速且不需要动态更新，如在动态随机存取存储器(DRAM)单元的状况下。常规SRAM单元的结构包括通常由四个互补金属氧化物半导体场效应晶体管(互补MOSFET或CMOS晶体管)形成的两个交叉耦合的反相器。交叉耦合的反相器形成基本存储元件，其具有表示互补二进制值“0”和“1”的两个稳定状态。两个额外晶体管(称为“存取晶体管”)用以在读取和写入操作期间控制对存储元件的存取。因此，常规SRAM单元架构涉及六个晶体管，且通常被称作6T SRAM单元。

图1说明常规6T SRAM单元100。存储元件包括晶体管M1到M4。节点Q和QC保持互补二进制值。通过将字线WL驱动到正电源供应电压VDD而起始单元100上的写入操作。存取晶体管M5和M6将互补位线BL和BLC上的值传送到存储元件中。在读取操作中，BL与BLC两者经预先充电到预定义的值或处于浮动。一旦激活了字线，存储于存储元件中的互补值便用以使位线中的一者放电。感测放大器(未图示)将放电的位线上的值快速驱动到负电源供应电压VSS且相应地将互补位线快速驱动到VDD。

在使装置大小缩小的情况下，在常规SRAM架构中使用的MOSFET遭受短信道效应，例如增加的亚阈值漏电流。另外，当降低供应电压和阈值电压以将功率消耗保持为低时，存储于SRAM单元中的数据的稳定性受到影响。为了抵抗常规MOSFET结构的缺点，过去已探讨了多栅极场效应晶体管(MuGFET)。MuGFET在单一装置中并有一个以上栅极，使得多个栅极可由单一栅电极来控制。此多栅极装置中的信道由若干个栅极环绕，从而导致漏电流的抑制和功率消耗的对应减少。虽然常规MOSFET平坦，但多栅极装置为非平坦结构。

FinFET为多栅极装置，其中信道缠绕薄硅“鳍”，鳍形成装置的主体(而非平坦Si表面)。鳍的尺寸确定装置的有效信道长度。通过使鳍非常窄而抑制短信道效应。独立栅极(IG)FinFET类似共享共同主体的并联连接的两个单一栅极MOSFET。

若干参数与研究SRAM单元的稳定性有关。虽然最初关于图1的常规SRAM单元解释这些参数，但其可容易地扩展到IG-FinFET SRAM结构。晶体管M2和M4包括上拉(PU)逻辑，其使存储节点Q和QC能够被上拉到正供应电压VDD。类似地，晶体管M1和M3包括下拉(PD)逻辑以将节点Q和QC连接到负电源供应电压VSS(VSS可连接到接地电压)。存取晶体管M5和M6也被称作通过门(PG)晶体管。SRAM单元的PU、PD和PG组件的相对强度确定例如单元的可写入性和数据稳定性等因数。一般来说，晶体管的强度指代流经装置的电流的量值，且与晶体管大小和晶体管的栅极电压成比例。

漏电流、电压扰动、相邻单元上的切换活动和此其它系统噪声对SRAM单元中的数据的稳定性具有影响。有时噪声可能足够高以致使存储于单元中的数据“翻转”到错误状态，即使所述特定单元未经选择用于读取或写入操作也如此。用以倒转或翻转单元的状态所需的最小DC电压扰动被称为静态噪声容限(SNM)。保持静态噪声容限(HSNM)指代在保持或待用模式下的单元的SNM。参看图1，增加VDD单元电压通常具有增加HSNM的效应。

参数“α”指示PG与PU的强度的比率(表示为“PG/PU”)。可见，减小PU强度和增加PG强度允许容易地将BL和BLC上的值写入到存储节点中。写入静态噪声容限(WNM)指代在写入模式下的单元的SNM。因此，SRAM电路的WNM随α成比例变化。如通过α(＝PG/PU)指示，可通过增加PG和/或减小PU来改进WNM。

参数“β”指示PD与PG的强度的比率(表示为“PD/PG”)。可见，减小PG强度和增加PD强度允许容易地将Q和QC上的值读取到位线中。读取静态噪声容限(RSNM)指代在读取模式下的单元的SNM。SRAM电路的RSNM随β成比例变化。如通过β(＝PD/PG)指示，可通过增加PD和/或减小PG来改进RSNM。