[发明专利]半导体装置及其制造方法无效
申请号: | 201180053705.4 | 申请日: | 2011-07-26 |
公开(公告)号: | CN103201844A | 公开(公告)日: | 2013-07-10 |
发明(设计)人: | 八重樫诚司;木山诚;横山满德;井上和孝;冈田政也;齐藤雄 | 申请(专利权)人: | 住友电气工业株式会社 |
主分类号: | H01L29/80 | 分类号: | H01L29/80;H01L21/336;H01L21/338;H01L27/095;H01L29/12;H01L29/778;H01L29/78;H01L29/812 |
代理公司: | 北京瑞盟知识产权代理有限公司 11300 | 代理人: | 刘昕 |
地址: | 日本大阪府大阪*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 及其 制造 方法 | ||
1.一种包含设有开口部的GaN类层叠体的纵向半导体装置,其特征在于,
所述GaN类层叠体,朝向表层侧依次具有n型GaN类漂移层、p型GaN类势垒层、n型GaN类接触层,所述开口部从表层开始达到所述n型GaN类漂移层内,
具有:
再生长层,其位于覆盖该开口部的位置,包含电子移动层和电子供给层;
源极,其位于所述开口部周围,以与所述n型GaN类接触层、所述再生长层和所述p型GaN类势垒层相接;
漏极,其与所述源极夹持所述GaN类层叠体,位于与所述开口部中心重合的位置;和
栅极,其位于所述再生长层上,
对于以所述源极为一个电极,以所述漏极为另一个电极,且之间配置有电介质材料的电容,具有容量降低结构,作为使该电容的容量降低的结构。
2.根据权利要求1所述的半导体装置,其特征在于,
在所述容量降低结构中,所述GaN类层叠体形成于导电性GaN类基板上,所述漏极位于该导电性GaN类基板,俯视观看,所述源极与所述导电性GaN类基板重叠,所述n型GaN类漂移层被限定于包含所述开口部底部的区域,在该被限定的n型GaN类漂移层的周围,充填有介电常数低于该n型GaN类漂移层的低介电常数材料。
3.根据权利要求2所述的半导体装置,其特征在于,
所述低介电常数材料为,空气、绝缘膜、无掺杂GaN类半导体和具有比所述n型GaN类漂移层更大的带隙的GaN类宽带隙半导体中的至少一种。
4.根据权利要求1所述的半导体装置,其特征在于,
在所述容量降低结构中,所述GaN类层叠体形成于高阻抗GaN类基板上,俯视观看,所述漏极以被限定于包含所述开口部底部的区域方式位于所述高阻抗GaN类基板内,且与所述n型GaN类漂移层相接。
5.根据权利要求4所述的半导体装置,其特征在于,
设定所述漏极的位置,使其具有露出到所述高阻抗GaN类基板背面的部分,或者使其不具有露出到所述高阻抗GaN类基板背面的部分。
6.一种包含设有开口部的GaN类层叠体的纵向半导体装置的制造方法,其特征在于,包括:
在导电性GaN类基板上依次形成包括n型GaN类漂移层、p型GaN类势垒层、n型GaN类接触层的所述GaN类层叠体的工序;
形成从所述n型GaN类接触层开始到达所述n型GaN类漂移层内的所述开口部的工序;
覆盖所述开口部而形成包含电子移动层和电子供给层的再生长层的工序;和
在所述开口部的周围,形成与所述n型GaN类接触层、所述再生长层和所述p型GaN类势垒层相接的源极的工序,
在所述GaN类层叠体的n型GaN类漂移层的形成工序中,形成该n型GaN类漂移层,且将其限定于包含所述开口部底部的区域,在该n型GaN类漂移层的周围,形成介电常数低于该n型GaN类漂移层的介电常数的材料。
7.根据权利要求6所述的半导体装置的制造方法,其特征在于,
在所述n型GaN类漂移层的形成工序中,形成绝缘层,然后,在包含所述开口部底部的区域的绝缘层设置开口部,使所述n型GaN类漂移层在该绝缘层的开口部内选择性生长。
8.根据权利要求6所述的半导体装置的制造方法,其特征在于,
在所述n型GaN类漂移层的形成工序中,(1)形成i型GaN类半导体层,然后,在包含所述开口部底部的区域注入n型杂质,或者,(2)形成n型GaN类半导体层,然后,在包含所述开口部底部的区域的周围区域注入p型杂质,以抵消所述n型GaN类半导体层中的n型杂质。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于住友电气工业株式会社,未经住友电气工业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201180053705.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类