[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及一种用于大功率开关的半导体装置及其制造方法，特别是涉及使用氮化物半导体中的GaN类半导体的半导体装置及其制造方法。

背景技术

对于用于大电流的开关元件，要求高逆向耐压和低导通电阻。使用III族氮化物半导体的场效应管（FET：Field Effect Transistor），由于带隙大，具有高耐压、高温动作等优点。尤其是使用GaN类半导体的纵向晶体管，作为大功率的控制用晶体管受到注目。例如，在专利文献1中提出了在GaN类半导体设置开口部，通过在其开口部的壁面设置包括二维电子气（2DEG：2 Dimensional Electron Gas）通道的再生长层，提高迁移率（mobility）并降低导通电阻的纵向GaN类FET。在该纵向GaN类FET中，为改善耐压性能·夹止（pinch off）特性，提出配置p型GaN势垒层等的结构。

现有技术文献

专利文献

专利文献1：日本发明专利公开第2006-286942号公报

发明内容

利用上述纵向GaN类FET，可以得到低导通电阻和优良的耐压性能。

但是，对于作为高电流的开关元件使用的纵向半导体装置，需要低导通电阻和高耐压性能，并需要具有良好的高频特性。

为得到低导通电阻，将流入来自位于上述开口部的通道的电子的漏极，和位于外延（epitaxial）表层而与该漏极对置的源极做成大面积。尤其是源极，为得到与外延表层之间的低接触电阻，而形成大面积。其结果是，源极与漏极构成平行平板电容器，起到源·漏极之间的寄生电容的作用。该寄生电容减小功率增益等频率界限，使高频特性劣化。

本发明的目的在于提供一种半导体装置及其制造方法，能够使设置有开口部，在该开口部具有通道的纵向半导体装置提高高频特性。

本发明的半导体装置是包含设有开口部的GaN类层叠体的纵向半导体装置，其特征在于，GaN类层叠体，朝向表层侧依次具有n型GaN类漂移层、p型GaN类势垒层、n型GaN类接触层，开口部从表层开始达到n型GaN类漂移层内，具有：再生长层，其位于覆盖该开口部的位置，包含电子移动层和电子供给层；源极，其位于所述开口部周围，以与n型GaN类接触层、再生长层和p型GaN类势垒层相接；漏极，其与源极夹持GaN类层叠体，位于与开口部中心重合的位置；和栅极，其位于再生长层上，对于以源极为一个电极，以漏极为另一个电极，且之间配置有电介质材料的电容，具有容量降低结构，作为使该电容的容量降低的结构。

对于在厚度方向上流过大电流的纵向半导体装置，为了确保低导通电阻，难以限制源极等的面积。其结果是，在现有的半导体装置中，源极和漏极对置，其间充填GaN类层叠体而形成一定电容量的电容。这是寄生电容，使高频特性劣化。

由于在本发明的结构中具有降低电容的结构，可降低寄生电容。其结果是，可增大电流增益或电功率增益的频率界限。

将上述一定电容量的电容近似成平行平板电容器，令填充在电极间的材料的介电常数为ε，电极的面积为S，电极间的距离为d，则可估算电容量C=（ε·S）/d。对于该电容量C，上述降低电容的结构为（K1）降低介电常数ε的结构，或者为（K2）从平面看减少重复部分的电极的面积S的结构。

在所述容量降低结构中，GaN类层叠体形成于导电性GaN类基板上，漏极位于该导电性GaN类基板，俯视观看，源极与所述导电性GaN类基板重叠，n型GaN类漂移层被限定于包含开口部底部的区域，在该被限定的n型GaN类漂移层的周围，充填有介电常数低于该n型GaN类漂移层的低介电常数材料。

因此，可减低寄生电容，提高高频特性。介电常数ε为表示相对于真空的相对介电常数ε_r和真空介电常数ε₀的积ε_r·ε₀，比较材料间的介电常数时，用相对介电常数进行说明即可。在以后的说明中，如无特殊说明，所谓介电常数是指相对介电常数。

所述低介电常数材料为，空气、绝缘膜、无掺杂GaN类半导体和具有比所述n型GaN类漂移层更大的带隙的GaN类宽带隙半导体中的至少一种。

因此，通过将相对介电常数约为9.5的GaN类漂移层替换成空气（相对介电常数约为1）、SiO₂（相对介电常数3.5～4.0）等，可以降低容量。