[发明专利]匹配的晶体管对电路

说明书

相关申请

该申请请求享有2010年9月24日提交的美国临时专利申请序列第61/386,403号的权益，该申请的内容通过引用以其整体并入本文中。

背景技术

当前公开的实施例涉及像素阵列，并且更具体地涉及像素阵列和读出电路内的部件的失配抑制和偏移消除。

电子装置和部件已经在化学和生物(更普遍称为生命科学)中得到大量应用，尤其是用于探测和测量各种化学和生物反应以及识别，探测和测量各种化合物。一种此类电子装置称为离子敏感场效应晶体管，其在相关文献中常表示为ISFET(或pHFET)。ISFET通常主要在学术和研究团体中开发成便于测量溶液的氢离子浓度(通常表示为pH)。ISFET在这里更普遍地称为化学敏感传感器。

更具体而言，ISFET为阻抗变换装置，其以类似于MOSFET(金属氧化物半导体场效应晶体管)的方式工作，且被具体配置成用有选择地测量溶液中的离子活性(例如，溶液中的氢离子为分析物)。ISFET的详细工作原理在Sens. Actuators, 88(2003)的1至20页的P. Bergveld所著Thirty years of ISFETOLOGY: what happened in the past 30 years and what may happen in the next 30 years(Bergveld )一文中给出，该公开物通过引用以其整体并入本文中。

在Rothberg等人的美国专利公开第2010/0301398号、Rothberg等人的美国专利公布第2010/0282617号、和Rothberg等人的美国专利公布2009/0026082中可以找到使用常规CMOS(互补金属氧化物半导体)工艺制造ISFET的细节；这些专利公开共同称为 Rothberg，且它们全部都通过引用以其整体并入本文中。然而，除CMOS之外，还可使用双CMOS(即，双极型和CMOS)处理，诸如将包括具有外围上的双极结构的PMOS或NMOS FET阵列的处理。可替代地，可采用其它技术，其中传感元件可以三端子装置制成，其中感测的离子导致控制该三个端子之一的信号的形成；例如，此类技术还可包括GaAs和碳纳米管技术。

以CMOS为例，P型ISFET制造基于P型或N型硅基底，其中形成晶体管本体的n型阱被形成。构成ISFET的源极和漏极的高度掺杂的P型(P+)区域S和D形成在n型阱内。高度掺杂的N型(N+)区域B也可形成在n型阱内，以提供与n型阱的传输本体(或体)连接。氧化层可设置在源极、漏极和本体连接区域之上，通过本体连接区域制作开口以(通过电导体)提供与这些区域的电连接。多晶硅栅（gate）可被形成在源极与漏极之间的N型阱的区域之上的位置处的氧化层之上。由于其设置在多晶硅栅和晶体管本体(即，N型阱)之间，故氧化层通常称为栅氧化层。

另以CMOS为例，N型ISFET制造基于具有通常几微米厚的P外延区域的P+晶圆基底，其中产生晶体管本体的P型阱被形成。在阵列中的所有装置间分享P型阱，且P+基底用作体接触，使得在像素阵列处不需要其它接触。构成ISFET的源极和漏极的高度掺杂的N型(N+)区域S和D形成在P型阱内。氧化层可设置在源极、漏极和本体连接区域之上，通过该本体连接区域制作开口来(通过电导体)提供与这些区域的电连接。多晶硅栅可被形成在源极与漏极之间的N型阱的区域之上的位置处的氧化层之上。由于其设置在多晶硅栅和晶体管本体(即，P型阱)之间，故氧化层通常称为栅氧化层。

类似于MOSFET，ISFET的工作基于对由MOS(金氧半导体)电容引起的电荷浓度(且因此沟道电导)的调制。该电容由多晶硅栅、栅氧化层和源极与漏极之间的阱(例如，N型阱)的区域构成。当横跨栅和源极区域施加负电压时，通过耗尽该区域的电子而在该区域与栅氧化层之间的界面处形成沟道。对于N型阱，沟道将为P沟道(且反之亦然)。在N型阱的情况下，P沟道将在源极与漏极之间延伸，且当栅源极电势为负足以将空穴从源极吸引到沟道时，电流传导穿过P沟道。沟道开始传导电流所处的栅源极电势称为晶体管的阈值电压VTH(当VGS具有大于阈值电压VTH的绝对值时晶体管进行传导)。源极如此命名是因为其为流过沟道的电荷载流子源(对于P沟道为空穴)；同样，漏极为电荷载流子离开沟道的位置。