[发明专利]编码于分支指令中的双模态分支预测器

权利要求书

1.一种将双模态分支预测器位存储于指令高速缓冲存储器中的分支指令中的方法，所述方法包含：

基于存储于从指令高速缓冲存储器获取的分支指令中的双模态分支预测器位来预测分支目标地址；

基于响应于所述分支指令的执行的对分支预测准确性的评估而确定是否改变所述双模态分支预测器位；以及

将已从所述所获取的分支指令中的所述双模态分支预测器位改变的双模态分支预测器位存储于所述指令高速缓冲存储器中。

2.根据权利要求1所述的方法，其中所述双模态分支预测器位为来自双模态预测器电路的位，所述位指示强采用分支预测指示、弱采用分支预测指示、弱不采用分支预测指示和强不采用分支预测指示。

3.根据权利要求2所述的方法，其中将所述双模态预测器电路的最低有效位指派给在32位分支指令格式的位字段中未使用的一位，其中那个位用于对应的16位分支指令格式中。

4.根据权利要求1所述的方法，其中通过对程序的分析来静态地确定所述双模态预测器位，且在执行所述程序之前在加载于存储器中的所述分支指令中指定所述双模态预测器位。

5.根据权利要求1所述的方法，其进一步包含：

在已获取所述分支指令之后将指令获取地址保存于管线级中，其中所述指令获取地址为高速缓冲存储器线地址和在通过所述高速缓冲存储器线地址寻址的高速缓冲存储器线中的分支指令位置的偏移；以及

选择所述所保存的高速缓冲存储器线地址和所述高速缓冲存储器线中的偏移作为用于存储所述所改变的双模态分支预测位的所述指令获取地址。

6.根据权利要求1所述的方法，其中所述指令高速缓冲存储器为1级指令高速缓冲存储器。

7.根据权利要求1所述的方法，其进一步包含：

使用具有所述所改变的双模态分支预测器位的所述分支指令更新2级指令高速缓冲存储器。

8.根据权利要求1所述的方法，其中所述所存储的分支指令中的所述所改变的双模态分支预测器位影响在下一次获取所述分支指令时对下一分支目标地址的预测而不影响所述分支指令的功能。

9.根据权利要求1所述的方法，其中通过存储具有所述所改变的双模态分支预测器位的所述分支指令而将所述所改变的双模态分支预测器位存储于所述指令高速缓冲存储器中。

10.一种分支预测设备，其包含：

指令高速缓冲存储器，其经配置以用于在指令获取地址处存储和提供分支指令，所述分支指令具有双模态分支预测器位；

管线存储器，其经配置以用于保存所述分支指令的所述指令获取地址；

预测电路，其经配置以用于基于对与所述所提供的分支指令相关联的条件的评估而确定是否改变所述双模态分支预测位；以及

写入控制逻辑电路，其经配置以用于在所述指令高速缓冲存储器中在所述所保存的指令获取地址处的所述分支指令中存储已从所述所提供的分支指令中的所述双模态分支预测位改变的所述双模态分支预测位。

11.根据权利要求10所述的分支预测设备，其中所述写入控制逻辑电路进一步在所述指令高速缓冲存储器中在所述所保存的指令获取地址处存储具有已从所述所获取的分支指令中的所述双模态分支预测位改变的所述双模态分支预测位的所述分支指令。

12.根据权利要求10所述的分支预测设备，其中所述分支指令为比较和分支指令。

13.根据权利要求10所述的分支预测设备，其中所述分支指令为加载和分支指令。

14.根据权利要求10所述的分支预测设备，其中所述分支预测电路进一步包含：

具有强采用、弱采用、弱不采用和强不采用的状态的二位计数器，所述二位计数器经配置以针对每一采用分支递增，在表示强采用的为三的二进制计数处饱和，且针对每一不采用分支递减，在表示强不采用的为零的二进制计数处饱和。

15.一种用于双模态分支预测的方法，所述方法包含：

在执行期间动态地产生与条件分支指令相关联的分支预测位；以及

将所述动态地产生的分支预测位存储于指令高速缓冲存储器中的所述条件分支指令中。