[发明专利]编码于分支指令中的双模态分支预测器

说明书

技术领域

本发明大体上涉及减少电力和实施复杂性且改进支持分支预测的处理系统的性能的技术，且更具体来说，涉及用于在存储于多级存储器分层结构中的分支指令中动态地编码分支预测信息的有利技术。

背景技术

例如手机、膝上型计算机、个人数字助理(PDA)等许多便携式产品并入有执行支持通信和多媒体应用的程序的一个或一个以上处理器。用于这些产品的处理器常规上具有分层式存储器配置，所述分层式存储器配置具有包括指令高速缓冲存储器、数据高速缓冲存储器和系统存储器的多级高速缓冲存储器。处理器还需要以高性能和效率来操作以支持这些产品的多个计算密集型功能。处理器通常为管线式的且支持条件分支指令的执行。

在管线式处理器上条件分支指令的执行可在条件的确定以前使管线中止。为了避免使处理器中止，通常在管线中提早使用某种形式的分支预测，从而允许处理器基于预测的分支行为推测地获取和执行指令。如果误预测条件分支，则从管线冲洗相关联的推测地获取的指令且从确定的分支地址获取新的指令。此误预测降低了处理器性能且增加电力使用。

分支预测的常规方法归因于分支预测电路的实施成本和复杂性而受到限制，所有所述分支预测电路均消耗电力。

发明内容

在本发明的若干方面中，本发明辨识对具有低实施成本且减少电力使用的改进的分支预测能力的需要。为了实现这些目的，本发明的一实施例应用一种将双模态分支预测器位存储于指令高速缓冲存储器中的一分支指令中的方法。基于存储于从指令高速缓冲存储器获取的分支指令中的双模态分支预测器位预测分支目标地址。基于响应于所述分支指令的执行的对分支预测准确性的评估而确定是否改变所述双模态分支预测器位。已从所述所获取的分支指令中的所述双模态分支预测器位改变的双模态分支预测器位存储于所述指令高速缓冲存储器中。

本发明的另一实施例处理一种分支预测设备。指令高速缓冲存储器经配置以用于在指令获取地址处存储和提供分支指令，所述分支指令具有双模态分支预测器位。管线存储器经配置以用于存储所述分支指令的所述指令获取地址。预测电路经配置以用于基于对与所述所提供的分支指令相关联的条件的评估而确定是否改变双模态分支预测位。写入控制逻辑电路经配置以用于在所述指令高速缓冲存储器中在所述经存储的指令获取地址处的所述分支指令中存储已从所述所提供的分支指令中的所述双模态分支预测位改变的所述双模态分支预测位。

本发明的另一实施例处理一种用于双模态分支预测的方法。在执行期间动态地产生与条件分支指令相关联的分支预测位。所述动态地产生的分支预测位存储于指令高速缓冲存储器中的所述条件分支指令中。

根据以下具体实施方式和附图，可更全面理解本发明且本发明的其它特征和优势将显而易见。

附图说明

图1为可有利地使用本发明的实施例的示范性无线通信系统的方框图；

图2为根据本发明的用于存储编码于存储于存储器分层结构中的分支指令中的双模态分支预测器的处理复合体的功能性方框图；

图3说明根据本发明的支持双模态分支预测器位的动态编码的示范性32位和16位条件分支指令格式；

图4说明根据本发明的耦合到处理器管线的多个级的示范性1级指令高速缓冲存储器子系统；以及

图5说明根据本发明的用于在Icache中的分支指令中读取和写入双模态分支预测位的过程。

具体实施方式

现将参看展示本发明的若干实施例的附图更完全地描述本发明。然而，本发明可以各种形式体现且不应解释为限于本文中所陈述的实施例。而是，提供这些实施例以使得本发明将为全面且完整的，且将向所属领域的技术人员完全地传达本发明的范围。

最初可以例如C、C++、Smalltalk、TSQL、Perl等高级编程语言或以各种其它编程语言来编写在根据本发明的教示的操作时所操作的或用于执行根据本发明的教示的操作的计算机程序代码或“程序代码”。通过将高级程序代码转换成本机汇编器程序而将以这些语言中的一者编写的程序编译到目标处理器架构。用于目标处理器架构的程序还可直接以本机汇编器语言来编写。本机汇编器程序使用机器层级二进制指令的指令助记表示法。如本文中所使用的程序代码或计算机可读媒体指代例如对象代码等机器语言代码，其格式可被处理器理解。