[发明专利]智能架构创建器无效
申请号: | 201180061038.4 | 申请日: | 2011-09-19 |
公开(公告)号: | CN103270512A | 公开(公告)日: | 2013-08-28 |
发明(设计)人: | 阿南德·潘德伦根;皮尔斯·吴;西瓦·塞法拉;桑杰·班奈杰;阿南斯·朵巴;瑟雷许·凯迪耶拉;萨蒂许·帕德马纳班 | 申请(专利权)人: | 艾尔葛托奇普股份有限公司 |
主分类号: | G06F17/50 | 分类号: | G06F17/50 |
代理公司: | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人: | 刘新宇 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 智能 架构 创建 | ||
1.一种自动生成用于利用计算机可读代码描述的定制集成电路即定制IC的处理器架构的方法,所述IC具有至少一个或多个时序制约和硬件制约,所述方法包括:
a.从所述计算机可读代码的静态配置文件和动态配置文件提取定义所述处理器架构的参数;
b.通过改变一个或多个参数来迭代地优化所述处理器架构,直到满足了表示为成本函数的所有时序制约和硬件制约为止;以及
c.将所生成的处理器架构综合为所述定制集成电路的计算机可读描述以用于半导体制造。
2.根据权利要求1所述的方法,其中,包括:优化处理器标量和指令分组规则。
3.根据权利要求1所述的方法,其中,包括:优化所需的处理器核的数量并且自动分离指令流以有效地使用所述处理器核。
4.根据权利要求1所述的方法,其中,所述处理器架构的优化包括:改变指令集,包括减少所需指令的数量并且对指令进行编码,以改善指令访问和译码速度并且改善指令存储器大小要求。
5.根据权利要求1所述的方法,其中,所述处理器架构的优化包括:改变寄存器文件端口、端口宽度和针对数据存储器的端口数量其中之一。
6.根据权利要求1所述的方法,其中,所述处理器架构的优化包括:改变数据存储器大小、数据高速缓存预取策略、数据高速缓存策略指令存储器大小、指令高速缓存预取策略和指令高速缓存策略其中之一。
7.根据权利要求1所述的方法,其中,所述处理器架构的优化包括:添加协处理器。
8.根据权利要求1所述的方法,其中,包括:通过进行以下操作来对所述计算机可读代码进行预处理:
a.确定各指针变量的存储位置;以及
b.插入各行的插件。
9.根据权利要求1所述的方法,其中,包括:通过自动生成针对所述计算机可读代码唯一定制的新指令来改变处理器指令集,从而改善所述处理器架构的性能,进一步包括:
a.去除虚拟赋值;
b.去除冗余循环操作;
c.识别所需的存储器带宽;
d.将一个或多个软件实现的标志替换为一个或多个硬件标志;以及
e.重新使用失效变量。
10.根据权利要求1所述的方法,其中,提取参数进一步包括:
a.确定各行的执行周期时间;
b.确定各行的执行时钟周期计数;
c.确定一个或多个箱的时钟周期计数;
d.生成运算符统计表;
e.生成各函数的统计;以及
f.按执行计数的降序来对行进行排序。
11.根据权利要求1所述的方法,其中,包括:指令建模,即将共通使用的指令建模成一个或多个组并且生成针对各组的定制指令以改善性能。
12.根据权利要求11所述的方法,其中,包括:在新指令候选中检查建模违规。
13.根据权利要求11所述的方法,其中,包括:应用成本函数以选择指令建模候选即IMC。
14.根据权利要求11所述的方法,其中,包括:基于统计依赖性来对指令建模候选即IMC进行分组。
15.根据权利要求1所述的方法,其中,包括:确定架构参数变化的时序成本和面积成本。
16.根据权利要求1所述的方法,其中,包括:识别要利用一个或多个指令建模候选即IMC替换的程序中的序列,并且在序列内重新排列指令以在保持代码功能性的同时使IMC使用率最大化。
17.根据权利要求1所述的方法,其中,包括:传递与候选代码有关的信息以将新综合的指令用于编译器。
18.根据权利要求1所述的方法,其中,包括:追踪指针前进,并且构建与步幅和存储器访问模式以及存储器依赖性有关的统计,以优化高速缓存预取和高速缓存策略。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于艾尔葛托奇普股份有限公司,未经艾尔葛托奇普股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201180061038.4/1.html,转载请声明来源钻瓜专利网。