[发明专利]用于半导体的粘合剂组合物和包含它的粘合剂膜

说明书

技术领域

本发明涉及用于半导体的粘合剂组合物及包含它的粘合剂膜。更具体地，本发明涉及用于半导体的粘合剂组合物，所述组合物允许缩短或省略在芯片接合后必须包含的半固化工艺，并在芯片接合后的各种加工后仍能提供固化速率，从而促进在EMC模塑中去除空隙。本发明还涉及包含它的粘合剂膜。

背景技术

为了实现具有高容量的半导体装置，使用提高单位面积内的单元的数目的定性的高集成方法和沉积多个芯片以提高容量的定量包装方法。

作为包装方法，通常使用多芯片包装（MCP），其中使用粘合剂沉积多个芯片，并用引线接合使上下芯片电连接。

在沉积半导体包装芯片中，当竖直安装相同尺寸的芯片时，通常预先贴附隔离物以确保用于接合引线的空间，从而导致用于贴附该隔离物的额外工艺的不便。近来，优选将下接合引线直接置于在贴附至上芯片的下表面的粘合剂膜中，以简化工艺。因此，粘合剂层要求在约100℃至150℃的芯片接合温度下具有足够的流动性以使接合引线从中穿过。如果粘合剂层流动性不足，会出现质量缺陷，如引线塌陷或压缩。

因此，引入高流动性粘合剂以解决低流动性粘合剂不能放置接合引线的问题。然而，高流动性粘合剂层会造成不均匀的粘附体，因为芯片可因高流动性产生的过度粘合性能而在芯片接合工艺中弯曲。同时，如果粘附体基板在其表面上具有不均匀的部分，在粘合剂层和基板之间的界面上形成空隙。一旦形成，空隙不能被去除，而在粘合剂固化或环氧模塑（EMC模塑）工艺期间被固定，从而造成半导体芯片包装的缺陷，并降低苛刻条件下的可靠性。因此，提议一种包括接合相同类型的芯片后的半固化工艺的方法。然而，这种方法具有额外的工艺和生产率降低的不便。

发明内容

技术问题

根据本发明，当在将接合有本发明的粘合剂组合物的芯片贴附到基板或芯片后，缩短或省略半固化工艺时，可消除空隙或使空隙的产生最小化。此外，在芯片接合后的各种工艺，例如引线接合和EMC模塑后，仍能提供固化速率，以在EMC模塑中有效地消除空隙，并且有效地去除在半导体制造工艺（芯片结合和模塑）中可能产生的空隙，从而改善可加工性和可靠性。

此外，当沉积芯片时，所述粘合剂组合物不经受弯曲，从而能够沉积多层芯片，并具有合适的抗压强度，以使引线接合中，芯片不易于移动。因此，所述粘合剂组合物可应用于要求接合导线的穿透性能的FOW，并在EMC模塑中具有空隙消除性能，从而在接合相同类型的芯片中同时获得可加工性和可靠性，其中，所述粘合剂膜需要包括接合引线。此外，本发明还提供了包含所述用于半导体的粘合剂组合物的粘合剂膜。

技术方案

本发明的一个方面提供了用于半导体的粘合剂组合物。所述用于半导体的粘合剂组合物在65℃与350℃之间具有两个放热峰，并具有小于10%的空隙面积比(Vm)，在150℃一次循环固化30分钟、然后在175℃下模塑60秒后测量所述空隙面积比，其中，在65℃与185℃之间出现第一放热峰，并在155℃与350℃之间出现第二放热峰（附带条件为所述第二放热峰在比所述第一放热峰更高的温度下出现）。

所述的用于半导体的粘合剂组合物，在125℃固化30分钟后在150℃可具有100至1,500gf/mm²的抗压强度，及在150℃一次循环固化30分钟、然后在175℃下EMC模塑60秒后在粘附体上具有小于10%的空隙面积比(Vm)。

所述粘合剂组合物，在125℃固化30分钟后在150℃下测量可具有100至1,500gf/mm²的抗压强度，及在150℃一次循环固化30分钟后在粘附体上具有小于15%的空隙面积比(Vm)。

所述用于半导体的粘合剂组合物可包括：热塑性树脂、环氧树脂、固化剂和固化促进剂。

所述固化剂可包括两种不同类型的具有不同的反应温度范围的固化剂。在一个实施方式中，所述固化剂可包括酚醛固化剂和胺固化剂。

所述酚醛固化剂可在主链中包括联苯基。

在一个实施方式中，所述酚醛固化剂可由通式1表示：

[通式1]

其中，R₁和R₂各自独立地表示C₁至C₆烷基，且n为2至100。

在一个实施方式中，所述胺固化剂可由通式2表示：

[通式2]