[发明专利]具有中心触点与改进地或电源分布的增强堆叠微电子组件

说明书

相关申请的交叉引用

本申请要求2011年9月30日申请的韩国专利申请No.10-1061531的优先权，其公开内容通过引用并入本文。

技术领域

本发明涉及堆叠微电子组件与制造这种组件的方法，以及用于这种组件中的部件。

背景技术

半导体芯片通常设为单独的预封装单元。标准芯片具有带有大的前面的扁平矩形体，该前面具有连接到芯片的内部电路的触点。每个单独的芯片典型地安装在封装中，封装再安装在电路板例如印制电路板上，封装将芯片的触点连接到电路板的导体。在很多常规的设计中，芯片封装在电路板中占用的面积比芯片本身的面积大很多。如参考具有前面的扁平芯片的本公开中所使用的，“芯片的面积”应被理解为指的是所述前面的面积。在“倒装芯片”设计中，芯片的前面面对封装衬底的面，即，通过焊球或其他连接元件将芯片载体与芯片上的触点直接键合到芯片载体的触点。通过覆盖芯片的前面的端子又可以将芯片载体键合到电路板。“倒装芯片”设计提供相对紧凑的布置；每个芯片占用的电路板的面积等于或稍大于芯片的前面的面积，例如在通常指定的美国专利No.5,148,265、5,148,266和5,679,977中的某些实施例中所公开的，其公开内容通过引用并入本文。

某些创新的安装技术提供的紧密度接近或等于常规倒装芯片键合的紧密度。可以在等于或稍大于芯片本身的面积的、电路板的面积中容置单个芯片的封装通常被称为“芯片级封装”。

除了最小化被微电子组件占用的电路板的平面面积，还需要生产一种垂直于电路板平面的整体高度或尺寸较小的芯片封装。这种薄的微电子封装允许将其中安装有封装的电路板紧挨着相邻结构放置，由此使得产品的整体尺寸包含电路板。已经提出用于在单个封装或模块中提供多个芯片的多种提议。在常规的“多芯片模块”中，芯片并排地安装在单个封装衬底上，然后可以将该封装衬底安装至电路板。这种方法只是提供芯片所占用的电路板的总面积的有限减小。总面积仍然大于模块中各个芯片的整体表面积。

还已经提出将多个芯片封装在“堆叠”布置（即多个芯片放置成一个在另一个之上的布置）中。在堆叠布置中，可以将多个芯片安装在比芯片的总面积小的电路板的面积中。例如，在上述的美国专利No.5,679,977、5,148,265以及5,347,159的某些实施例中公布了一些堆叠芯片布置，其公开内容通过引用并入本文。也通过引用并入本文的美国专利No.4,941,033公开一种布置，其中芯片一个在另一个之上地堆叠，且通过与芯片相关联的所谓的“布线膜”上的导体彼此互连。

除了现有技术的这些努力，将需要在用于具有基本位于芯片的中心区域的触点的芯片的多芯片封装的情况下的进一步改进。某些半导体芯片，例如一些存储芯片，通常具有基本沿芯片的中心轴设置的一行或两行触点。

发明内容

本发明涉及一种微电子组件。在一个实施例中，所述微电子组件包括：介电元件，所述介电元件具有至少一个孔和在其上的导电元件，所述导电元件包括暴露在所述介电元件的第二表面处的端子；第一微电子元件，所述第一微电子元件具有后表面和面对所述介电元件的前表面，所述第一微电子元件具有暴露在其前表面处的多个触点；第二微电子元件，所述第二微电子元件具有后表面和面对所述第一微电子元件的所述后表面的前表面，所述第二微电子元件具有暴露在所述前表面处且突出于所述第一微电子元件的边缘之外的多个触点；以及导电平面，所述导电平面附接到所述介电元件且至少部分地定位在所述第一孔与第二孔之间，所述导电平面与所述第一微电子元件或所述第二微电子元件的至少一个的一个或多个触点电连接。可以将整个导电平面定位在所述第一孔与第二孔之间。所述导电平面可以是电源平面或地平面。导电电位平面的部分可以延伸至所述第一孔和第二孔的外边缘之外的位置。所述导电平面可以包括彼此间隔开的至少两个平面部分。所述两个平面部分可以包括：电源平面部分，所述电源平面部分与至少一个所述第一微电子元件或第二微电子元件的至少一些电源触点电连接；以及地平面部分，所述地平面部分与一个或多个所述第一微电子元件或第二微电子元件的触点电连接。所述导电平面可以与所述第一微电子元件的一个或多个触点电联接。所述导电平面可以与所述第二微电子元件的一个或多个触点电联接。