[发明专利]非易失性半导体存储系统

权利要求书

1.一种非易失性半导体存储系统，其特征在于，具有：

多个非易失性半导体存储介质；

具有介质接口组的控制电路，所述介质接口组为与所述多个非易失性半导体存储介质连接的1个以上的接口设备；和

多个开关，

各非易失性半导体存储介质具有多个非易失性芯片，

所述介质接口组和所述多个开关通过数据总线而连接，

各开关和各2个以上的非易失性芯片通过数据总线而连接，

所述开关构成为，切换与所述介质接口组连接的数据总线和与连接在该开关上的多个非易失性芯片中的任意一个连接的数据总线之间的连接，

所述控制电路将写入对象的数据分成多个数据要素，通过控制所述多个开关来切换连接，并将所述多个数据要素分散地发送给多个非易失性芯片。

2.如权利要求1所述的非易失性半导体存储系统，其特征在于，

在所述介质接口组上连接有多条芯片使能信号线，

各芯片使能信号线在2个以上的非易失性芯片中共用。

3.如权利要求2所述的非易失性半导体存储系统，其特征在于，

共用所述芯片使能信号线的所述多个非易失性芯片是与不同的开关连接的2个以上的非易失性芯片。

4.如权利要求3所述的非易失性半导体存储系统，其特征在于，

所述多个芯片使能信号包括第一芯片使能信号线及第二芯片使能信号线，

（A）所述控制电路通过所述第一芯片使能信号线发送芯片使能信号，并且，以通过所述第一芯片使能信号线接收芯片使能信号的非易失性芯片成为连接目标的方式分别控制所述不同的开关，

（B）所述控制电路将所述多个数据要素中的连续的2个以上的数据要素并行地发送到共用所述第一芯片使能信号线的2个以上的非易失性芯片，

（C）所述控制电路将与所述（B）中接收了数据要素的非易失性芯片连接的开关的连接目标切换到通过所述第二芯片使能信号线接收芯片使能信号的非易失性芯片，

（D）所述控制电路通过所述第二芯片使能信号线发送芯片使能信号，

（E）所述控制电路将所述多个数据要素的剩余数据要素中的连续的2个以上的数据要素并行地发送到共用所述第二芯片使能信号线的2个以上的非易失性芯片。

5.如权利要求4所述的非易失性半导体存储系统，其特征在于，所述非易失性半导体存储介质是NAND型的闪存。

6.如权利要求5所述的非易失性半导体存储系统，其特征在于，

所述控制电路按每条芯片使能信号线来管理对区块进行的擦除处理次数的合计，

作为多个数据要素的传送目标而被选择的非易失性芯片是共用擦除处理最少的芯片使能信号的多个非易失性芯片，

在非易失性芯片中，成为数据要素的写入目标的区块是擦除次数最少的区块。

7.如权利要求6所述的非易失性半导体存储系统，其特征在于，

按N个非易失性半导体存储介质的每一个而具有所述介质接口，其中，N是1以上的整数，

各非易失性芯片具有多个区块，

所述控制电路构成为能进行再生处理，

在所述再生处理中，所述控制电路实施如下处理：

（r1）从多个区块中选择移动源的区块，

（r2）从所述多个区块决定移动目标的区块，

（r3）将所述移动源区块的页内的有效数据移动到所述移动目标区块，

（r4）进行从所述移动源区块擦除数据的擦除处理，

在所述（r2）中，所述移动目标区块是由能够与如下介质接口进行数据通信的非易失性芯片决定的，该介质接口能够与具有所述移动源区块的非易失性芯片进行数据通信。

8.如权利要求2所述的非易失性半导体存储系统，其特征在于，

还具有芯片使能开关，

在所述芯片使能开关上连接有与所述介质接口组连接的芯片使能信号线、和与处于所述介质接口的下级的2个以上的非易失性芯片连接的多条芯片使能信号线，

所述芯片使能开关是用于切换与所述介质接口组连接的所述芯片使能信号线、和连接在所述2个以上的非易失性芯片中的任意一个上的芯片使能信号线之间的连接的开关。