[发明专利]信号处理装置

权利要求书

1.一种信号处理装置，其特征在于，具有：

延迟部，输入从运算电路连续输出的输出信号，使输入的输出信号延迟，并将延迟后的输出信号作为延迟信号来输出；

比较部，从所述运算电路输入输出信号，并且与来自所述运算电路的输出信号的输入相并行地从所述延迟部输入延迟信号，在相同的定时输入的输出信号和延迟信号之间比较信号值，并将通知比较的输出信号和延迟信号的信号值一致的一致信号以及通知比较的输出信号和延迟信号的信号值不一致的不一致信号中的某一个作为比较结果信号来输出；

判别部，输入时钟信号，并且与时钟信号的输入相并行地从所述比较部输入比较结果信号，每当到来判别定时时，判别在判别定时并行输入的比较结果信号是一致信号以及不一致信号中的哪一个，其中，所述判别定时是时钟的上升定时以及时钟的下降定时中的至少某一个；以及

输出部，从所述运算电路输入输出信号，并且在所述判别部在判别定时输入了一致信号的情况下，输出来自所述运算电路的输出信号，而在所述判别部在判别定时输入了不一致信号之后，输出特定的固定值来代替来自所述运算电路的输出信号。

2.根据权利要求1所述的信号处理装置，其特征在于：

所述延迟部从所述运算电路输入维持相同的信号值的确定状态的输出信号和信号值不固定的不确定状态的输出信号，

所述延迟部以如下延迟量延迟来自所述运算电路的输出信号：所述比较部在从所述运算电路输入确定状态的输出信号的期间能够并行输入确定状态的输出信号的延迟信号的延迟量；

所述比较部在与来自所述运算电路的确定状态的输出信号的输入相并行地从所述延迟部输入确定状态的输出信号的延迟信号时，来自所述运算电路的确定状态的输出信号的信号值和来自所述延迟部的确定状态的输出信号的延迟信号的信号值一致，将一致信号作为所述比较结果信号来输出。

3.根据权利要求2所述的信号处理装置，其特征在于：

所述判别部在按照正常的时钟周期的正常时钟的判别定时，输入如下一致信号：与来自所述运算电路的确定状态的输出信号的输入相并行地从所述延迟部输入确定状态的输出信号的延迟信号的结果，所述比较部输出的一致信号，

所述判别部在偏离正常的时钟周期的非法时钟的判别定时，输入如下不一致信号中的某一个：与来自所述运算电路的确定状态的输出信号或者不确定状态的输出信号的输入相并行地从所述延迟部输入不确定状态的输出信号的延迟信号的结果，所述比较部输出的不一致信号；以及与来自所述运算电路的不确定状态的输出信号的输入相并行地从所述延迟部输入确定状态的输出信号的延迟信号的结果，所述比较部输出的不一致信号；

所述输出部在如下期间输出来自所述运算电路的输出信号：所述判别部输入的时钟信号中维持着正常时钟的结果，所述判别部在判别定时输入一致信号的期间，

在所述判别部输入的时钟信号中发生了异常的结果，所述判别部在判别定时输入不一致信号之后，所述输出部输出所述固定值。

4.根据权利要求3所述的信号处理装置，其特征在于：

所述输出部在所述判别部在判别定时输入不一致信号之后，直至所述运算电路完成运算为止，继续进行所述固定值的输出。

5.根据权利要求4所述的信号处理装置，其特征在于：

所述信号处理装置进一步具有状态通知部，

该状态通知部将通知所述判别部中的状态的状态信号输出到所述输出部，

该状态通知部在如下期间将通知正常状态的状态信号输出到所述输出部：所述判别部输入的时钟信号中维持着正常时钟的结果，所述判别部在判别定时输入一致信号的期间，

在所述判别部输入的时钟信号中发生了异常的结果，所述判别部在判别定时输入了不一致信号的情况下，该状态通知部将通知异常状态的状态信号输出到所述输出部，直至所述运算电路完成运算为止，保持通知所述异常状态的状态信号的输出；

在从所述状态通知部输入通知所述正常状态的状态信号的期间，所述输出部输出来自所述运算电路的输出信号，

在从所述状态通知部输入通知所述异常状态的状态信号的期间，所述输出部输出所述固定值。